• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

5000W推挽前级,调试一个月了,问题还在

实验室做一个逆变器平台,24V输入,交流220V输出。先前的版本前级采用全桥升压,后级全桥逆变。后来在论坛上看到了兴华能的贺岁版推挽前级,觉得布局精致,堪称工艺品。又想到前级低压输入,推挽结构确实有优势。于是决定参照布局做一款5000W推挽前级。板子采用3525控制,4个ETD49变压器,单个变压器功率最大1500W设计,4个变压器原边并联,副边串联,这样就解决了原来单个变压器实现困难的问题。具体结构见下图

做出来还是觉得没有兴华能的好看,没有人家的布局紧凑。这个就不说了,毕竟大师就是大师。下面主要说说波形。

问题主要就是:在整流二极管前有着很大的尖峰。下面是没有接输出滤波电感和输出滤波电容时变压器副边输出,也就是整流二极管前的波形:

输入电压20V,占空比30%左右时,出现这样的尖峰。图中波形衰减50倍,可以看到输出500V时,有1500V电压尖峰。由于尖峰太大,将输入改为15V,尖峰为1000V左右,形状基本一样,对应mos的Vds波形如下

可以看到,在mos关断时,漏感造成的尖峰倒是不大(图中那个类似于正弦的震荡)因为前面在mos处加了RCD吸收电路,但在另外一个管子开通时,也就是上个管子电压将要到达2倍Vin时,上个管子会有电压尖峰(图中的尖峰)。

后来加上了后级的滤波电路,电感800uh,电容两个470,波形好一点,但依然很不理想如下

基本上时正常波形的两倍,1200V的管子都危险。

于是就很郁闷了,这个尖峰和论坛里大家遇到的不是一个问题,大家遇到的都是漏感处,也就是关断时的漏感引起的尖峰,而我则是下一个管子开通时对另一个管子的尖峰。

论坛里由大师们在整流前串联谐振电容的,我也试了一下。串联上图所示一大堆,9个474、630V电容,波形没有一点改善。

后来,偶尔在整流二极管后就近接了一个CBB小电容,在占空比等于50%时,波形很好,具体见下图:

在这里就近加一个103的电容,50%占空比时,波形:

这是mosVds波形,输入20V,可以看到很理想。下面是整流前波形,

输出电压衰减50倍。输出尖峰也没有了。

在这种情况下进行了3000W实验,效率89%,现在不怎么关注效率,先解决尖峰问题。但是这种情况下,真空比小于50%时,输出波形会出现严重畸变,还是占空比等于30%时,整流前波形如下:

如上图,黄色是PWM驱动,蓝色是变压器次级输出。可以看到,在死去时间内,变压器输出不为0.也就是说,在整流后加电容,只适合占空比等于50%(实际3525输出的49%)情况,其他情况波形畸变。

另外发现,虽然这个电容位于整流滤波电容处,但是对波形有很大影响,电容过大后直接类似于输出短路。这个问题有待解决。

由于要做闭环,上面的解决方案就放弃了,继续抑制尖峰。再尝试了老寿先生的谐振电容失败后,只能加吸收电路。如下图:

在整流二极管处加吸收电路,输出尖峰问题如下:

上图是输出电压波形,可以看到尖峰小了很多,仍然是衰减50倍,在400V多输出时,尖峰抑制在500多V,关键是在占空比等于30%时,波形没有畸变。

下面是占空比等于50%时整流前输出

下图是对应mos波形

上图是对应mos波形。尖峰不大,(衰减50倍)

这个方法可以抑制尖峰,但是吸收电阻发热严重,我用两个5W电阻并联,依然很烫。。。。。

论坛上好多人说推挽加全桥整流不宜闭环,如果开环的话,现在基本没问题了,但是闭环就真的做不了了??大家帮忙解决下,眼看就过年了。。。。

全部回复(86)
正序查看
倒序查看
2014-12-28 18:16
大家帮忙看看。调试一个月了,问题还是没有头绪,要是哪里我描述的不清楚可以随时提问。本人研一,接受各位的随意拍砖
0
回复
2014-12-29 09:19
不要沉啊,说下变压器参数,原边电感17.5uh,漏感0.3uh
0
回复
2014-12-29 14:44
不错,看到了你的问题,变压器输出到整流桥的波形尖峰非常高其实一切源头都是VDS波形造成的而这个波形是漏感造成的?不一定哦,看你是在关闭的时候还是在开启的时候才知道是漏感造成的还是其他原因,,,你那张说此时VDS波形很理想,其实我觉得一点都不理想你把波形展开看关闭到开启的上升沿保证不是垂直的,而是抖动的厉害,在空载的时候,当你加载的时候,尖峰马上起来,你用哪个波形加载1个KW试试,保证马上尖峰披露,,,,我前段时间也做了个逆变器,刚好是我的毕业设计,我一直关心前级的VDS波形,也是24V输入,8个场馆推两个EE55。。。也是3525   刚开始看VDS波形,一直不尽人意,经过一番周折非常漂亮,不用加吸收,都能非常OK,什么叫做非常OK,就是你要用示波器展开VDS的波形,几乎是一个很正的方波,非常规整的那种。,,,最后我给你个建议,给每个变压器驱动独立一组图腾,应该会理想点,,,,,,,当然了不是我用的那种方法,,,接下来你慢慢研究,,,研究生啊,佩服,我们这种人是读不起了,家里没钱,,,,给你看个我加载1KW    前级场馆VDS的波形,像我这个波形继续加载下去,让然了也有尖峰但是不会太离谱,效率也达98%--------------------------祝兄台早日成功~  下面测量的波形是两个变压器同时开通的时候,所以不是互补的。

 

 

0
回复
2014-12-29 18:46
@tianyao9393
[图片]不错,看到了你的问题,变压器输出到整流桥的波形尖峰非常高其实一切源头都是VDS波形造成的而这个波形是漏感造成的?不一定哦,看你是在关闭的时候还是在开启的时候才知道是漏感造成的还是其他原因,,,你那张说此时VDS波形很理想,其实我觉得一点都不理想你把波形展开看关闭到开启的上升沿保证不是垂直的,而是抖动的厉害,在空载的时候,当你加载的时候,尖峰马上起来,你用哪个波形加载1个KW试试,保证马上尖峰披露,,,,我前段时间也做了个逆变器,刚好是我的毕业设计,我一直关心前级的VDS波形,也是24V输入,8个场馆推两个EE55。。。也是3525 刚开始看VDS波形,一直不尽人意,经过一番周折非常漂亮,不用加吸收,都能非常OK,什么叫做非常OK,就是你要用示波器展开VDS的波形,几乎是一个很正的方波,非常规整的那种。,,,最后我给你个建议,给每个变压器驱动独立一组图腾,应该会理想点,,,,,,,当然了不是我用的那种方法,,,接下来你慢慢研究,,,研究生啊,佩服,我们这种人是读不起了,家里没钱,,,,给你看个我加载1KW  前级场馆VDS的波形,像我这个波形继续加载下去,让然了也有尖峰但是不会太离谱,效率也达98%--------------------------祝兄台早日成功~ 下面测量的波形是两个变压器同时开通的时候,所以不是互补的。  

看来我还大你一届啊,惭愧啊。

那个尖峰是在mos开通时候的,漏感尖峰应该是在关断时候啊。我看你那个波形是在占空比50%时的,其他占空比可以吗?下面是我今天把吸收电路去掉,把后级滤波电感去掉,用最大占空比的波形

上面是变压器输出,接下来是mosVds

拉开看

前面那个尖因该是关断时漏感造成的尖峰吧。这是在1000W左右的波形,但是要是占空比小于50%的话,就不行了,看下面

上面黄色是驱动信号,蓝色是mosVds,可以看到本来该死区的地方是vcc的,现在都成了2倍VCC,输出波形看下面

占空比不是50%的时候,也成了50%。具体原因我还没考虑,马上就考试了。。。。

另外你也是闭环吗?

0
回复
飘飘飘
LV.6
6
2014-12-29 20:47
@tianyao9393
[图片]不错,看到了你的问题,变压器输出到整流桥的波形尖峰非常高其实一切源头都是VDS波形造成的而这个波形是漏感造成的?不一定哦,看你是在关闭的时候还是在开启的时候才知道是漏感造成的还是其他原因,,,你那张说此时VDS波形很理想,其实我觉得一点都不理想你把波形展开看关闭到开启的上升沿保证不是垂直的,而是抖动的厉害,在空载的时候,当你加载的时候,尖峰马上起来,你用哪个波形加载1个KW试试,保证马上尖峰披露,,,,我前段时间也做了个逆变器,刚好是我的毕业设计,我一直关心前级的VDS波形,也是24V输入,8个场馆推两个EE55。。。也是3525 刚开始看VDS波形,一直不尽人意,经过一番周折非常漂亮,不用加吸收,都能非常OK,什么叫做非常OK,就是你要用示波器展开VDS的波形,几乎是一个很正的方波,非常规整的那种。,,,最后我给你个建议,给每个变压器驱动独立一组图腾,应该会理想点,,,,,,,当然了不是我用的那种方法,,,接下来你慢慢研究,,,研究生啊,佩服,我们这种人是读不起了,家里没钱,,,,给你看个我加载1KW  前级场馆VDS的波形,像我这个波形继续加载下去,让然了也有尖峰但是不会太离谱,效率也达98%--------------------------祝兄台早日成功~ 下面测量的波形是两个变压器同时开通的时候,所以不是互补的。  
高人,一语点中要害呀我发觉我的移相全桥DS波形正如你所说的暂开后在上下抖动哦。那重点是什么引起的呢??
0
回复
2014-12-29 21:06
@1083497254
看来我还大你一届啊,惭愧啊。那个尖峰是在mos开通时候的,漏感尖峰应该是在关断时候啊。我看你那个波形是在占空比50%时的,其他占空比可以吗?下面是我今天把吸收电路去掉,把后级滤波电感去掉,用最大占空比的波形[图片]上面是变压器输出,接下来是mosVds[图片]拉开看[图片]前面那个尖因该是关断时漏感造成的尖峰吧。这是在1000W左右的波形,但是要是占空比小于50%的话,就不行了,看下面[图片]上面黄色是驱动信号,蓝色是mosVds,可以看到本来该死区的地方是vcc的,现在都成了2倍VCC,输出波形看下面[图片]占空比不是50%的时候,也成了50%。具体原因我还没考虑,马上就考试了。。。。另外你也是闭环吗?

       不错

 

 

 

0
回复
2014-12-29 21:22
@飘飘飘
高人,一语点中要害呀我发觉我的移相全桥DS波形正如你所说的暂开后在上下抖动哦。那重点是什么引起的呢??
     不懂,我刚开始也是(百思不得其解)   后来还是解决了。 因为我确定在空载的时候漏感不会引起尖峰,除非变压器做得很渣。  总结一下:你们驱动配置的问题。继续(卖关子)    自己动手丰衣足食,路才会走得更远,以后遇到问题也会思考。~~~~~~~~~~~~~~~~~~~~~~~~~
0
回复
VME_ET
LV.4
9
2014-12-29 22:05
@tianyao9393
[图片]   不懂,我刚开始也是(百思不得其解) 后来还是解决了。因为我确定在空载的时候漏感不会引起尖峰,除非变压器做得很渣。 总结一下:你们驱动配置的问题。继续(卖关子)  自己动手丰衣足食,路才会走得更远,以后遇到问题也会思考。~~~~~~~~~~~~~~~~~~~~~~~~~[图片][图片][图片]
驱动波交越了
0
回复
VME_ET
LV.4
10
2014-12-29 22:07
@飘飘飘
高人,一语点中要害呀我发觉我的移相全桥DS波形正如你所说的暂开后在上下抖动哦。那重点是什么引起的呢??
死区时间不够
0
回复
tianyao9393
LV.5
11
2014-12-29 22:18
@VME_ET
驱动波交越了
这个不是这样字的,是两个变压器的场馆同时开通的时候推动变压器,我没有测量两组的波形。所以波形不是互补的
0
回复
tianyao9393
LV.5
12
2014-12-29 22:19
@VME_ET
死区时间不够
死区时间解决不了问题的,   我从47R一直换到200R还是没有用。
0
回复
VME_ET
LV.4
13
2014-12-29 22:32
@tianyao9393
这个不是这样字的,是两个变压器的场馆同时开通的时候推动变压器,我没有测量两组的波形。所以波形不是互补的
是两个变压器的场馆同时开通的时候推动变压器?不明白,麻烦说得明白点好吗?
0
回复
VME_ET
LV.4
14
2014-12-29 22:40
@tianyao9393
[图片]死区时间解决不了问题的, 我从47R一直换到200R还是没有用。
很讨厌你这样。是男人就痛快点
0
回复
tianyao9393
LV.5
15
2014-12-29 23:09
@VME_ET
[图片]很讨厌你这样。是男人就痛快点
我看见的你帖子造了6KW拿个波形出来看看啊,,,,看看6KW的波形是什么样子的
0
回复
VME_ET
LV.4
16
2014-12-29 23:11
@tianyao9393
我看见的你帖子造了6KW拿个波形出来看看啊,,,,看看6KW的波形是什么样子的

还没出来呢!

0
回复
2014-12-30 10:46
搬张凳子看热闹!
0
回复
1083497254
LV.4
18
2014-12-30 12:39
@tianyao9393
       不错   
我这里都是带载的,1000w左右。我每个管子一个图腾柱驱动。你试过占空比不是50的情况吗?
0
回复
1083497254
LV.4
19
2014-12-30 12:42
@qinzutaim
搬张凳子看热闹![图片]
总的来说,就是占空比50时,没有问题,占空比小时,就有二极管处的尖峰。我看好多人都说推挽大功率不能闭环,只能准闭环。是不是这样?
0
回复
hnzkwz
LV.7
20
2014-12-30 13:21
@1083497254
总的来说,就是占空比50时,没有问题,占空比小时,就有二极管处的尖峰。我看好多人都说推挽大功率不能闭环,只能准闭环。是不是这样?
这句话才是本帖的精华
0
回复
tianyao9393
LV.5
21
2014-12-30 13:25
@1083497254
我这里都是带载的,1000w左右。我每个管子一个图腾柱驱动。你试过占空比不是50的情况吗?
估计我的这个机器不在50% 应该可以的,只不过因为两个EE55变压器   没有间隙 ,所以感量很大,开环估计母线将近450以上了对于H桥有点危险,,,没试过,管子只要耐压够,我估计是没有问题的。   
0
回复
tianyao9393
LV.5
22
2014-12-30 13:29
@1083497254
总的来说,就是占空比50时,没有问题,占空比小时,就有二极管处的尖峰。我看好多人都说推挽大功率不能闭环,只能准闭环。是不是这样?
你们学校应该有很厉害的老师啊,赶紧开个研讨会,继续研究
0
回复
1083497254
LV.4
23
2014-12-30 15:36
@hnzkwz
这句话才是本帖的精华[图片]
解决好了就是精华。解决不好就是瓶颈啊啊啊!
0
回复
1083497254
LV.4
24
2014-12-30 17:06
@tianyao9393
你们学校应该有很厉害的老师啊,赶紧开个研讨会,继续研究

本科毕业设计做成这样已经很了不起了

我看你的图片,散热器上是6个to-220的二极管,4个247的。那6个二极管是全波整流吗?三个并?

0
回复
1083497254
LV.4
25
2014-12-30 17:08
@1083497254
本科毕业设计做成这样已经很了不起了我看你的图片,散热器上是6个to-220的二极管,4个247的。那6个二极管是全波整流吗?三个并?
全桥吧?放大看了下,最右边两个不是二极管,是吗?
0
回复
wangsllyg
LV.2
26
2014-12-30 22:20
麻烦楼主上个 占空比小于50%时(尖峰很高时)         MOS管 Vgs 的上升沿放大的波形看看(像4帖回复中的第二张图那样)
0
回复
tianyao9393
LV.5
27
2014-12-30 22:33
@1083497254
本科毕业设计做成这样已经很了不起了我看你的图片,散热器上是6个to-220的二极管,4个247的。那6个二极管是全波整流吗?三个并?
da    zhuan
0
回复
tianyao9393
LV.5
28
2014-12-30 22:34
@1083497254
全桥吧?放大看了下,最右边两个不是二极管,是吗?
都说了,是推挽了,那两个是辅助电源
0
回复
hbzjcjw
LV.10
29
2014-12-31 09:45
闭环要把输出的续流电感设计好
0
回复
fgtzjl
LV.2
30
2014-12-31 09:48
把你的驱动原理图放上来看看。光看波形怎么说明问题啊。。。。。
0
回复
1083497254
LV.4
31
2014-12-31 10:19
@fgtzjl
把你的驱动原理图放上来看看。光看波形怎么说明问题啊。。。。。
8050和8550图腾柱驱动一个mos,驱动电阻10R 中午上图
0
回复