【专题】反激式电源设计及应用三(经整理)

反激式电源的开关过程分析.
我看到有个帖子在讨论此问题,所以需详细写一下.我看到有个帖子在讨论此问题,所以需详细写一下.很多人对反激电源开关转换期间的过程不清楚,以至于产生电流突变等想法.我来详细解释一下:
MOS关断后,初级电流给MOS输出电容和变压器杂散电容充电(实际杂散电容放电,为简单,我们统一说充电),然后DS端电压谐振上升,由于电流很大,谐振电路Q值很小,所以基本上是线形上升,当DS端电压上升到在次级的电压达到输出电压加整流管的电压后,本应该次级就导通,但由于次极漏感的影响,电压还会上升一些来克服次级漏感的影响,这样反映到初级的电压也略高于正常反射电压,在这样条件下,次级电流开始上升,初级电流开始下降,但不要忘记初级的漏感,它由于不能偶合,所以它的能量要释放,这时是漏感和MOS输出电容,变压器杂散电容谐振,电压冲高,形成几个震荡,能量在嵌位电路消耗掉,这里要注意一点,漏感的电流始终是和初级电流串联的,所以漏感电流的下降过程就是次级电流的上升过程,而漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的,此差越大,下降越快,转换过程越快,明显效率会提高,转换的过程是电压电流叠加的过程.
用RC做吸收时,由于稳态时C上的电压和反射电压差别不是太大,所以转换过程慢,效率低,用TVS做吸收时,其允许电压和反射电压差很多,所以转换快,效率高,当然RC耗电是另一个方面.

ccm,您好!
我曾经在21ic上请教过您一些问题,对于mos的关断,通过您上序的分析,已经很透彻了,其他拓扑应是同样的原理,比如正激,在mos关断后,副边折射电流与激磁电流对coss充电,电压上升到vin后,按理折射电流应变为零,但正由于漏感的影响,使电流并不太图变只剩下激磁电流,正是这个原因,导致电流与电压重叠时间过长,mos端并电容也没有明显效果,所以只能减少漏感来减小关端重叠时间,实现零电压关端,我要问的是激磁电感与漏感在一个什么样的比列下才算正常呢,我目前变压器激磁电感20uh,漏感为2uh,我总怀疑漏感太大,您说有无道理呢?

我详细的看了你的帖子,基本同意你的分析.
1、“当DS端电压上升到在次级的电压达到输出电压加整流管的电压后,本应该次级就导通”,这种等效方式,能不能具体介绍(包括介绍些文献,这个对理解变压器的能量传输意义重大).根据这段文章是不是可以得出这样的结论:反击式变换器初次极电压差越大,转换就越快,效率就越高?
2、“漏感电流的下降过程就是次级电流的上升过程”,完全正确,而且漏感电流和次极电流都是在维持磁场的能量(楞次定律).由此可知:漏感电流存在的时间越短量值越小(漏感越小),则次极电流建立的时间也越短量值越大,越有利于能量的传输,也有助于效率的提升.所以,减小漏感的目的在此!

基本同意说明有些不认同,说出来共同分析一下.
你的1得出的结论是不对的,和我的原意不符.可能我的语文表达差一些.我的意思是初级电压上升,次级也跟着生,当次级的电压达到次级输出电压加整流管的压降后,次极整流管应该导通.

为什么漏感电流和次极电流都是在维持磁场?
次极电流输出不是磁能变为电能的过程吗,怎么叫维持磁场?根据B-H曲线,B不是在减小吗?

是这样的
1、你用安培环路定律做个积分看看.
2、反激变压器的电流是从异名端流出去的,你用右手螺旋定责看看是不是和先前的磁场方向一致.

我问的不是这个意思
根据磁势连续就可以知道.我的意思是次级电流来源于磁能,通俗地说就是把磁能转变为电能,怎么是维持磁场呢?

举个极端例子
如果次级开路,则磁能一下就释放了.但如过次级有负载,那么磁能是细水长流的释放.所以我称之为“维持”.

CCM,你好啊
漏感对电源的影响应是多个方面的,一般分析理想状态,都忽约了漏感值,那实际应用中,激磁与漏感比列应再一个怎样的合理范围呢?比如我的激磁为20UH,漏感为1.5UH,是否太大?

一个经验值.
顺序绕法(先初级,后次级)一般漏感为电感量的5%左右.三明治绕法,一般在3%以下,用屏蔽好的磁心和绕线顺序可达1%以下.

問個弱智問題.
RCD吸收回路,如果電容很大,但RC時間常數還是開關周期的1/10到1/5.那損耗就會很大.會不會RC回路不隻吸收漏感能量,還消耗了一部份初級電感蓄積的能量.也就是說,當MOSFET關斷後,變壓器初級電感蓄能大部分通過次級釋放,還有一部分被RC回路吸收.加上電容上的直流電壓(n*(Vo+Vd))在電阻上的損耗會很大.

你这个问题问的很好.
首先加在電容上的直流電壓不是(n*(Vo+Vd)),如果是这个电压,则电源的转换时间将非常长.一定会比这个电压高.
其次,RCD吸收回路吸收的能量恰恰向你说的,是由两部分组成,一部分是漏感的能量,还有一部分是初级电感储能.这后一部分是很多人不会想到的.

什么叫初级电感储能?
能量难道分初级和次级储存吗?

对不起,我理解错了!能帮帮忙解决下面的问题吗?
之所以理解错了和“基本同意”,是因为有些地方没搞懂.
1、不清楚“杂散电容放电”
2、“漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的”,嵌位电路电容上的电压不是由反射电压决定的吗?(当然和R的放电也有关).
3、假如正激式电源输出不要储能电感,会怎样?(如有必要,我可以按我的疑惑画个原理图,贴在这儿)
4、能不能详细说说RCD吸收回路吸收初级电感储能的情况,能不能避免?
5、请回复一下SOMETIMES的“faraday screen and safety screen ”中的疑问好吗?

我不能一一回复你.
第5个已经做了回答.但你这么多问题,并且很多是很基本的,所以你最好去看书,或让其他人来回答一下.

不错!是很基本
但其中的第三个问题,会出现严重的功耗,您不认为与反激式开关电源的工作方式有关吗?希望高手释惑!

我再解释一下,你看是不是这样
1、与其说“杂散电容放电” ,不如杂散电容反向充电来得准确.
2、“漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的”,无论怎样,漏感电流的下降过程是非常剧烈的,故而激起的自感电压是远高于副边反射电压(MOSFET关断的尖峰应是因此而起),关断时刻RCD上的电压应由自感电压决定,而和反射电压无关.
3、这个问题单列出去算了.
4、RCD吸收回路吸收初级电感储能是因为与反射电压串联,反激过程始终存在.用TVS,选择合适的工作电压可避免之.

对于第二点
是由电磁定律决定的:u=l di/dt;其中l是原边漏感,其电流的变化必然感应出一相应电压,此电压值由外部电路决定,由公式可知,感应电压越高,电流变化越快,开关管上的电压电流交叉时间越短,关断损耗越小.(因漏感与原边励磁电感串联,故原边漏感厨师电流等于开关管关断时的电流值.)
其实这些,cmg已说过了

我来说说
1.怎么说都没有关系,关键是理解这个过程,MOS导通时杂散电容电压是上正下负,转换过程结束后是下正上负.
2用RCD吸收,漏感电流下降激起的电压一般不会高于副边反射电压.C上的电压是反射电压和漏感电压的和,当MOS关断时,C上的电压和反射电压的差决定了漏感的电流下降速度,差U=Llou*dI/dT.当然C上的电压也包括漏感引起的一个尖峰,C越大时此尖峰也越小.用TVS时因为没有C,此尖峰就是TVS的稳压值.
4.这个问题实际上已说过,RCD的能量有两部分,漏感能量和一点励磁能量,原因很简单:我们设想变压器没有漏感,MOS关断时反射电压还是加在R上,当然要耗能.
不知是否满意?

老郭同志这么有时间呀?
确实佩服!值得学习!

Who are you?
Please give me a call

我是你的朋友呀!
怎么这么快就忘记了!
我是qi xingbo!

是小亓.
最近比较烦,应朋友之邀来凑凑热闹.

RC吸收电路的设计.
开关管和输出整流管的震铃是每个电源设计工程师最讨厌的事情.过度的震铃引起的过压可能使器件损坏,引起高频EMI问题,或者环路不稳,解决的办法通常是加一个RC吸收电路.但很多人不知该如何选取RC的值.
  首先在不加吸收电路轻载下用示波器测量震铃的频率,但注意用低电容的探头,因为探头的电容会引起震铃频率的改变,使设计结果不准.
  其次,在测量震铃频率时尽可能在工作的最高电压下,因为震零的频率会随电压升高而变化,这主要是MOS或二极管的输出电容会随电压而变化.
  震零产生的原因是等效RLC电路的震荡,对于一个低损的电路,这种震荡可能持续几个周期.要阻尼此震荡,我们要先知道此震荡的一个参数,对MOS,漏感是引起震荡的主要电感,此值可以测出,对二极管,电容是主要因素,可以有手册查出.计算其阻抗:知道L,则Z=2*3.14*f*L;知道C,Z=1/(2*3.14*f*C).先试选R=Z,通常足可以控制震铃.
但损耗可能很高,这时需要串联一个电容来减小阻尼电路的功率损耗.可如此计算C值:C=1/(3.14*f*R).增加C值损耗就增加,但阻尼作用加强,减小C值当然是相反的作用.
电阻的损耗P=C*(V*V)Fs.当然在某些电路形式里面损耗可能是0.5P. 实际中,可依计算的值为基础,根据实验做一些调整.

为什么事情烦?
开心最好!

不能片面理解
对你的第一个问题结论并不正确,根据变压器线圈的比例关系,可以确定变压器初次级的电压,一般正向道通时次级反压由初级电压和线圈比例关系相乘决定,而关断时边压器储能相当于电源向次级供电,这时的电压由次级决定,在而实际能量变换是变压压起要求输出一定的功率,相当于变压器输出一定的功率,由负载电阻决定输出电压,而这个电压再根据变压器线圈比例反馈到初级.所以初级和次级的电压关系主要由线圈的匝数比例决定的,在相同的电路下如刚上电时,次级电压很底,这时初级开关的损耗是会减小,但要知道减少的只是初级MOS管的开关损耗(包括漏感).另外输出电压很底,整流管的损耗比例相对会成主要的损耗,所以实际电路联系很多,很多电路都是矛盾的,好的设计就是要找到最佳点

老哥哥,您分析的爽!
我拜您为师如何?

老顽童
1、次级的匝数是根据负载的功率来定,还是根据负载的电压来定?
2、如果输出采用同步整流,那么我第一个结论是不是就对了?

由于电流很大,谐振电路Q值很小?不太明白,
Q=1/R*根号(L/C),是不是很大啊?

You are right.
.