基于微控制器应用的EMC设计

摘要：汽车、消费电子和工业应用等产品都处于一个充满噪声的环境，其电子模组一般都包含一个或者多个微控制器（MCU）。由于电子系统的EMC设计中最主要的是微处理器的设计，本文从电子系统中的EMC问题出发，分析和总结了噪声的产生机理并提出消除噪声的方法。对以MCU应用设计发展具有重要的实践意义。

关键词：EMC 微控制器 电子系统

一、引言

在概念上，电磁兼容性（EMC）包含系统本身的电磁敏感性（EMS）以及电磁杂音发射（EME）两个部分。EME描述的是器件在测试（DUT）的情况下是噪声源，而EMS描述的是器件在 DUT的情况下是噪声受害者。在大多数系统设计中，EMC变得越来越重要。如果设计的系统不干扰其它系统，也不受其它系统发射影响，并且不会干扰系统自身，那么所设计的系统就是电磁兼容的。

在电磁兼容设计中，“受害方”的概念通常指那些由于设计缺乏EMC考虑而受到影响的部件受害部件可能在基于MCU的PCB或者模组的内部，也可能是外部系统通常的受害部件是汽车免持钥匙入车（Keyless-Entry）模组中的宽带接收器或者是车库门开启装置接收器，由于接收到MCU发出的足够强的杂讯，这些模组中的接收器会误认为接收到了一个遥控信号。

从长远角度来看，电磁环境噪声在一个给定的空间内是增长的，如图1曲线所示，当在电子设备的抗干扰性高于电磁环境噪声任何点时，电子设备的功能都不将受影响，遗憾的是，现在电子系统大部分具有较高的工作频率和较低的电平开关门限（由于较低工作电源），防噪声能力逐渐下降，如图1中的曲线2。

图1∶环境噪声长远发展趋势

二、MCU中存在的EMC

MCU一般包括通用型和专用型两类，大部分都采用了各种不同形式的EMC技术，其中在用户端无任何措施的情况下，有些技术是还是有效的，其它则需要适当的留心PCB设计。因此可以说，杂讯来源主要有两部分∶MCU的内部噪声，MCU传播到外面的噪声。

MCU内部存在四种主要的噪声源∶内部汇流排和节点同步开关产生的电源和地线上的电流；输出管脚信号的变换；振荡器工作产生的杂讯；开关电容负载产生的片上信号假像。根据经验，实际应用中高频率的窄带杂讯比宽带杂音能耗高，所以以下主要介绍窄带杂讯。 

1、主要噪声源

除AD转换器、振荡器和I/Oring之外，所有内部逻辑被列为内核。典型的内核和外部引脚是没有关联的，但电源引脚除外。例如，在图2中内核包含CPU、锁相环、程序记忆体、RAM及周边器件包括CAN记忆体。 I/Oring包括带有埠缓冲的电源和地面通道系统以及保护电路。所以，大多数MCU的I/Oring电源和内核电源是分开的。

图2∶典型的MCU布局

（1）振荡器

当涉及到时钟和窄带杂讯，大家自然而然地就会想到振荡器。图3显示了NEC公司典型MCU的石英振荡器信号X1和X2的措施。虽然信号不是完全的正弦波形，但比较接近。事实上，根据频谱分析仅能表示少数一些谐波。此外，和MCU的总功耗相比，振荡器的功耗是相当较低的，因此MCU的石英振荡器引起的噪音辐射相当低。然而，信号形状和其频谱可能大大有别于其它类型的振荡器，例如RC振荡器。

图3∶MCU的石英振荡器引起的噪音

（2）内核、PLL和时钟树

正弦时钟不能使用在如MCU等内部是数位逻辑的器件上，因此，在CMOS型MCU上，振荡器时钟被整形为矩形，并且通过时钟树分布在内部装置中。由于时钟具有多种用途，到时钟树的各分支具有传播延迟，必须调整时钟边缘到各地装置大约在同一时间。所有开关型核心组件的电流几乎是在同一时间内，由此内核的脉冲电流是一个主要的内核噪声源。 

MCU通常使用两种边缘的时钟，由此内核电流的窄带频谱在内核的运行频率及其谐波频率上呈现电流峰值，呈现的最高频率一般是内核运行频率的两倍。由于MCU通常包括一个或多个时钟分频器，因此低频谐波也必须考虑。最后，内部资料操作等在低电平时提供一些宽带杂讯。一方面，振荡器之前的外扩也是一个小的噪声源，另一方面，内核电流是和内核的运作频率相关的。

如果内核频率是一样的，利用一个较慢的振荡器和锁相环（例如4MHz×4=16MHz）或使用较快振荡器（例如16MHz），这样应当引起相似级别的辐射。

（3）外部记忆体接口

外部记忆体接口包括地址汇流排，资料汇流排和一些控制信号。地址汇流排由MCU输出，由于非线性存取顺序提供的是非周期信号，因此，从EME角度讲，地址汇流排相当于宽带杂讯，低地址位通常比较高的地址位具有更多的开关频率，所以这些都是较为重要的信号。

如果外部记忆体是唯读或Flash记忆体，资料汇流排由记忆体驱动，即便记忆体是RAM，读取周期也通常占主导地位。因此，资料汇流排的电磁辐射主要是决定于记忆体。

对于控制信号的电磁辐射，是记忆体接口上最应当注意的部分。最关键的信号是系统和/或记忆体的时钟驱动器（SDRAM），因为它可产生巨大的窄带杂讯，在启动状态下，即使引脚是开路的，它的噪声也是较大的（参见到 I/O埠串扰的说明），因此无论任何地方，时钟驱动器都应该被关掉。最后，由于这些开关信号（RAS、CAS、ASTB等）常常无规律的反复跳变，所以它们是潜在的噪声源。

（4）I/O-ring上的通用埠

这些引脚的电磁辐射无法估计，由于这些引脚一般由用户配置。静电或偶尔开关引脚应不会造成重大的辐射，而频繁开关切换的引脚已被视为潜在噪音来源。重复的切换引脚由于其窄带特性可能比非重复引脚包括较高的杂讯，例如系统时钟或CSI时钟，还有CSI资料输出或CAN资料输出。

2、杂音传播到非开关引脚

开关引脚是很明显的噪声源，更糟糕的是，它会对不相连的引脚产生辐射影响。

（1）控制器供电系统

供应系统一般是由一个或多个电源引脚以及相对应的地引脚组成，MCU一般提供几种隔离供电系统，不同的电源以及相对应的地是彼此相互隔离的，每个供电系统必须至少有一个去耦电容，在较宽的频率范围提供所需低阻抗电源。

在MCU内部，任何组件都直接或间接地连接到至少一个供电系统上，这样，MCU内部任何转换都会引起电流流动。电流辐射是与电流流动的环路面积成正比的，因此，这些回路要设计尽可能小，在这最佳示例是MCU与去耦电容之间的电流回路。

任何电源都具有非0Ω的源阻抗，特别是在频率较高的情况下，导线电感阻抗变得很大时，因此脉冲电流会将纹波叠加到直流电源上以至引起辐射，所以提供给MCU低阻抗的电源，可减少这种辐射。

（a）共同阻抗耦合∶任何两个电路在它们的供电时共享同一阻抗，彼此之间将会产生串扰杂讯。这个杂讯是由与压降相关的核电流引起的，这的压降是通过粘合线和引脚自感引起的，在图4中以电阻的形式表示。即使PCB的电源电压系统是远离各种纹波电压，但片内电源也是有噪声的。因为埠缓冲区和内核是同一种内部电源，杂讯通过启动的电晶体传递到每个输出接脚，这不仅影响输出管脚，还影响输入引脚，输入引脚被影响取决于芯片内部的寄生电容（例如保护电路）。在对EME敏感的情况下，可能需要对每一个引脚滤波，至少对于多引脚的MCU，这是基于成本和空间的原因。如图4的右半部分是内核隔离供电系统的例子，通过此办法耦合到外部。为了有效避共同阻抗耦合的弊端，应该从电源和地面两方面的隔离来考虑，这样，内核的I/O埠关联辐射可大大改善。

图4∶共享与隔离电源的串扰

（b）容性和感性耦合∶共同阻抗耦合是引起从内核到I/O埠的串扰的重要原因，不过，容性和感性耦合在芯片内部或者包装上也会发生。由于具有相当高的源阻抗，电容耦合应该不会有太大问题。只要一个高频电流在另一条导线边流过，就会发生电感耦合，在芯片内部，通过优化走线已经把这一效应降至最低，但是粘合线难以优化，因为它是一个高度连接结构，因此与内核电源和地引脚附近的引脚，必须要考虑内核关联噪声。

（3）I/O埠间的串扰

如上所述，由于共同阻抗耦合的串扰效应一般也发生在I/ O埠之间。显然，不是每一个I/O埠可以被提供独立的供电系统。虽然串扰的影响可以通过芯片设计措施减到最低，但不能避免。比如，应用方面可以利用的对策是降低频率或对影响最严重引脚进行滤波。通常输入的串扰比输出的串扰低，重新配置输入和输出可以帮助解决这个问题，不必要的开关信号也应该避免，例如，如果系统时钟驱动器没有被使用（引脚开路）但处于活动状态，只要对其它 I/O埠的串扰稍高，就不符合EME的苛刻要求。

图5∶I/O埠间的串扰

三、MCU的片上EMC措施

多年来，CMOS技术MCU集成了各种EMC技术，虽然片上电容和倍频时钟发生器是有效的，但对PCB的设计方面却没有任何措施。

1、片上电容

EME优化退耦目标是通过一个或更多的去耦电容提供一个最高所需高频电流。高频电流存放在片上的开关电路中环路越多和电容越低对其它供电电路影响较大。为优化连接线路的阻抗，通常电容尽可能接近MCU的供电引脚。为减少电流环路辐射，应当减少环路面积。仅用PCB设计技术难以实现最大程度的改善。因此，惯用对策是将部分去耦电容放到芯片内部从而减少连接阻抗，并且适当的考虑电流回路面积，这些片上电容太小以至不能提供整个芯片去耦，所以PCB上的电容仍是必要的，然而，对于较高的频率范围，它们可以很好地减少辐射。

2、扩展时钟产生器频谱（SSCG）

高频窄带辐射相对宽带辐射更重要。窄带频谱仅仅是部分离散频率，而在中间显示环境噪音，糟糕的是，只要有一个高峰值超过限额，应用系统就不能通过测试，而宽频带地区可能会距离限制较远，通过调节CPU的运行频率，高频能量分布在较广泛的频率范围，从而减少尖峰能量。

3、多种隔离电源

广泛的使用电源隔离，可以有效减低MCU内核和I/O埠之间的串扰。更有甚者，类比电路、时钟发生器和外部汇流排界面可单独供电。为获得最好的效果，通常在电源和地面处隔离，即便这会引起相当高的内部ESD保护效应。除了保护效果之外，这一措施的运用被引脚的实际可行性限制，特别是在具有少数引脚的小封装上。另一方面，多引脚的器件可能具有多个电源引脚为同一个系统供电，以减少 PCB和片上供电系统之间的连接阻抗。

当然，在内核和I/O驱动器或其它隔离电路之间也有一些内部控制信号。虽然是隔离供电，但为了保持两种供应系统具有相同的地电势，PCB的地之间必须通过低阻抗连接。

图6∶关注地面阻抗

4、邻近的电源和地引脚

大多数MCU封装都有相邻电源引脚，这些引脚使PCB设计者能更轻易地减少MCU与退耦电容之间的电流环路面积。当然，要最小化环路面积，每相邻电源引脚对之间要有一个电容，不仅降低了环路面积，也减少了退耦电容的连接阻抗。

在PCB设计时需要引起注意的是，尽可能地靠近供应引脚放置退耦电容，把每条线当成具有阻抗的导线考虑，尤其是去耦电路和供电系统板之间的连接应慎重考虑。

图7∶邻近的电源引脚

四、总结

根据以上介绍，现将MCU使用中，一些有效的PCB设计方法介绍如下∶

（1）直接半导体远场辐射可以忽略，因为片内结构很小以至不能形成有效的天线。MCU产生电流和电压影响PCB布局和电缆连接，而PCB和导线形成的天线结构影响微控制器EMC特性，因此远场辐射主要是电流，电压和阻抗的问题。

（2） 频率提高时，任何导线都会有电感，形成明显的阻抗，尤其是在滤波电路中任何线路的阻抗是必须考虑的。

（3） 高频窄带杂讯通常比宽带杂讯明显得多。与器件的工作频率相关的辐射主要是内核的地面电流辐射，振荡器的噪声影响是相当低的，外部记忆体接口的最关键信号是系统及记忆体的时钟驱动器

（4） 对于频繁切换的I/O信号特别是重复信号，必须考虑它对应用系统的辐射。系统时钟驱动器不应该用于对EME敏感的应用设备中。