飞兆解读：集成式解决方案提高功率调节器的效率

引言

通信电路板常常采用负载点(point of load, POL) DC-DC转换器来为数字IC (FPGA、DSP 及 ASIC) 供电。一般而言，一个48V的背板采用中间总线架构 (IBA) 作为电路板的输入电源，为不同负载点 (POL) 供电，而中间电压通常选为12V。这种传统方案包含一个分立式POL，该POL是以分立的方式使用控制器、驱动器和MOSFET。由于该方案需要额外的设计和制造时间，故半导体供应商目前开始转而采用完全集成的调节器解决方案，以期缩短上市时间，减小PCB空间，并使终端应用达到更高的效率水平。本文探讨了这种传统方案，并对这一种可为设计人员和消费者带来巨大优势的新兴方案进行了分析。

图1

传统方案

在过去两年中，数字IC的输入电压大幅下降。1.8V的内核电压降至目前的1.2V，并将很快在2009年底或2010年初降至1V。这种电压下降趋势使得本地POL转换器的作用更加重要，这种转换器必须通过减小PCB上的铜迹线长度来提供这种极小的压降。因此，数字IC的电源应该紧靠控制器/驱动器放置；而分离的MOSFET则围绕在IC四周，以保证设计的紧凑性。通常，设计都采用相同的版图，而 MOSFET会根据所需负载电流的不同而调换。而随着电路板上这些数字IC增多，其所需的独立输出电压数目也在不断增加，使得这一难题更为突出。由于PCB板上集成的功能越来越多，板上的单路输出电压最近已从4个输出增加到两倍。

新兴方案

由于存在这些棘手的问题，许多同时拥有IC控制器和MOSFET专业技术的半导体供应商现在开始把这些功能集成在一个封装内。这个产品组合通常具有相同的MLP封装和引脚输出，但能够提供不同的负载电流，这就提供了保持相同电路版图但改变负载能力的灵活性。设计人员现在基本上能够选择一个封装尺寸，通过调换产品就可以满足其系统的特殊负载要求。

飞兆半导体的高集成度DC-DC降压调节器TinyBuck™组合就是这样的方案。该器件的输入电压范围为3V 到 24V，输出电流在3A 到 10A 之间。

图2

新兴集成式方案的优势

封装优化

利用这种集成式方案，可确定芯片规格以优化内部键合线，将封装阻抗减至最小。并可确定MOSFET规格以优化常用的12V输入和低于3V的输出，实现最佳效率。例如，在12V 输入电压和1.2V输出电压的设计限制条件下，高边MOSFET的占空比要求达到10%( D = VOUT/VIN (1.2V/12V = 10%))

MOSFET优化

高边 (high side) 占空比如此之低，意味着这种解决方案的高边可以用较小的MOSFET(适当的低Qg)，于是低边 (low side) 则将受益于大芯片尺寸，可把RDS(ON)降至最小，因为低边（low side）传导时间达90%。

再加上l低边（low side） MOSFET硅片上集成式肖特基 (Schottky) 二极管的优势，可提高寄生二极管的快速恢复时间，进一步提高效率。所有这些因素都有助于降低开关损耗和改善热性能。

减小电路板和封装的寄生效应

在多芯片模块中，通过让控制器/驱动器和MOSFET紧密地放置在一起，能够使寄生效应最小化，从而减少开关噪声/振铃噪声，缩短开关时间。

增强保护功能

这种新型电压调节器提供了包括过热/过流/过压保护的一系列保护功能，大大提升了系统的价值。过往这些功能是通过分立式方案来获得的，既增加成本又加大复杂性；而利用集成式方案，则无需外部组件就能轻松实现上述的保护功能。

减小电路板占位面积

下表显示采用完全集成方案所减少的PCB占位面积。图表比较了FAN2108和完全分立或部分集成的同类器件，从结果上看出前者的电路板面积减少多达60%！

图3

AS = 替代解决方案；DS = 分立式；INT = 集成式

更高效率

随着强制实现高能效应用的新标准相继出台，效率成为设计中至为关键的考虑事项。这些集成式器件可让设计人员优化开关频率和负载电流，从而改善热性能。

这种方案能够减少散热、增强可靠性，并提高特定设计的可靠性。随着半导体供应商提供具有高性能和高效率、更小封装尺寸，而且更易于设计的IC越多，这些产品被市场采纳的速度也将会越来越快。
 
图4所示为如何在大部分负载范围保持高效率。

图4

结语

电源设计人员在设计中需要评估许多产品，这不再仅仅是成本或性能的考虑，不可或缺的要素还包括易于设计、有利于提高系统效率及节省电路板空间等。当电源设计人员在MOSFET和驱动器及控制器的匹配方面所花费的时间越少，那么用于实际设计的时间就越多，这对于加快上市速度是至关重要的。随着业界的效率意识日益增强，和必需满足各种严苛的法规条例，高效率、高性能集成式解决方案对电源设计人员的吸引力也会越来越大。