如何系统的看懂电路图-数字逻辑电路篇

从事电源设计，第一步接触的就是电路图，对电路图理解深度的不同，将直接影响到对电路整体设计的好坏。所以电路图也是最重要也是最基础的部分，小编陆续为大家整理了关于电路图识别的一些技巧。在本篇文章当中，将为大家介绍关于逻辑电路的用途和特点。

数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电平表示“1”，低电平表示“0”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。

这种电路同时又被叫做逻辑电路，那是因为电路中的“1”和“0”还具有逻辑意义，例如逻辑“1”和逻辑“0”可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫做逻辑电路。

由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。

数字逻辑电路的第一个特点是为了突出“逻辑”两个字，使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路，它们都是以晶体管和电阻等元件组成的，但在逻辑电路中我们只用几个简化了的图形符号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是TTL电路还是CMOS电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。

数字电路中有关信息是包含在0和1的数字组合内的，所以只要电路能明显地区分开0和1，0和1的组合关系没有破坏就行，脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能，较少考虑它的电气参数性能等问题。也因为这个原因，数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等，还使用一些特殊的分析工具如逻辑代数、卡诺图等等，这些也都与放大振荡电路不同。

门电路和触发器

（1）门电路

门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。

最基本的门电路有3种：非门、与门和或门。非门就是反相器，它把输入的0信号变成1，1变成0。这种逻辑功能叫“非”，如果输入是A，输出写成P=A。与门有2个以上输入，它的功能是当输入都是1时，输出才是1。这种功能也叫逻辑乘，如果输入是A、B，输出写成P=A·B。或门也有2个以上输入，它的功能是输入有一个1时，输出就是1。这种功能也叫逻辑加，输出就写成P=A+B。

把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门，或门加非门成或非门。图1是它们的图形符号和真值表。此外还有与或非门、异或门等等。

图1

数字集成电路有TTL、HTL、CMOS等多种，所用的电源电压和极性也不同，但只要它们有相同的逻辑功能，就用相同的逻辑符号。而且一般都规定高电平为1、低电平为0。

（2）触发器

触发器实际上就是脉冲电路中的双稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有D触发器和J—K触发器。

D触发器有一个输入端D和一个时钟信号输入端CP，为了区别在CP端加有箭头。它有两个输出端，一个是Q一个是Q，加有小圈的输出端是Q端。另外它还有两个预置端RD和SD，平时正常工作时要RD和SD端都加高电平1，如果使RD=0（SD仍为1），则触发器被置成Q=0；如果使SD=0（RD=1），则被置成Q=1。因此RD端称为置0端，SD端称为置1端。D触发器的逻辑符号见图2，图中Q、D、SD端画在同一侧；Q、RD画在另一侧。RD和SD都带小圆圈，表示要加上低电平才有效。

图2

D触发器是受CP和D端双重控制的，CP加高电平1时，它的输出和D的状态相同。如D=0，CP来到后，Q=0；如D=1，CP来到后，Q=1。CP脉冲起控制开门作用，如果CP=0，则不管D是什么状态，触发器都维持原来状态不变。这样的逻辑功能画成表格就称为功能表或特性表，见图2。表中Qn+1表示加上触发信号后变成的状态，Qn是原来的状态。“X”表示是0或1的任意状态。

有的D触发器有几个D输入端：D1、D2…它们之间是逻辑与的关系，也就是只有当D1、D2…都是1时，输出端Q才是1。

另一种性能更完善的触发器叫J-K触发器。它有两个输入端：J端和K端，一个CP端，两个预置端：RD端和SD端，以及两个输出端：Q和Q端。它的逻辑符号见图3。J-K触发器是在CP脉冲的下阵沿触发翻转的，所以在CP端画一个小圆圈以示区别。图中，J、SD、Q画在同一侧，K、RD、Q画在另一侧。

图3

J-K触发器的逻辑功能见图3。有CP脉冲时（即CP=1）：J、K都为0，触发器状态不变；Qn+1=Qn，J=0、K=1，触发器被置0：Qn+1=0；J=1、K=0，Qn+1=1；J=1、K=1，触发器翻转一下：Qn+1=Qn。如果不加时钟脉冲，即CP=0时，不管J、K端是什么状态，触发器都维持原来状态不变：Qn+1=Qn。有的J—K触发器同时有好几个J端和K端，J1、J2…和K1、K2…之间都是逻辑与的关系。有的J-K触发器是在CP的上升沿触发翻转的，这时它的逻辑符号图的CP端就不带小圆圈。也有的时候为了使图更简洁，常常把RD和SD端省略不画。

编码器和译码器

能够把数字、字母变换成二进制数码的电路称为编码器。反过来能把二进制数码还原成数字、字母的电路就称为译码器。

（1）编码器

图4（a）是一个能把十进制数变成二进制码的编码器。一个十进制数被表示成二进制码必须4位，常用的码是使从低到高的每一位二进制码相当于十进制数的1、2、4、8，这种码称为8-4-2-1码或简称BCD码。所以这种编码器就称为“10线-4线编码器”或“DEC/BCD编码器”。

（b）

图4

从图看到，它是由与非门组成的。有10个输入端，用按键控制，平时按键悬空相当于接高电平1。它有4个输出端ABCD，输出8421码。如果按下“1”键，与“1”键对应的线被接地，等于输入低电平0、于是门D输出为1，整个输出成0001。

如按下“7”键，则B门、C门、D门输出为1，整个输出成0111。如果把这些电路都做在一个集成片内，便得到集成化的10线4线编码器，它的逻辑符号见图4（b）。左侧有10个输入端，带小圆圈表示要用低电平，右侧有4个输出端，从上到下按从低到高排列。使用时可以直接选用。

（2）译码器

要把二进制码还原成十进制数就要用译码器。它也是由门电路组成的，现在也有集成化产品供选用。图5是一个4线—10线译码器。它的左侧为4个二进制码的输入端，右侧有10个输出端，从上到下按0、1、…9排列表示10个十进制数。输出端带小圆圈表示低电平有效。平时10个输出端都是高电平1，如输入为1001码，输出“9”端为低电平0，其余9根线仍为高电平1，这表示“9”线被译中。

图5

如果要想把十进制数显示出来，就要使用数码管。现以共阳极发光二极管（LED）七段数码显示管为例，见图6。它有七段发光二极管，如每段都接低电平0，七段都被点亮，显示出数字“8”；如b、c段接低电平0，其余都接1，显示的是“1”。可见要把十进制数用七段显示管显示出来还要经过一次译码。如果使用“4线—7线译码器”和显示管配合使用，就很简单，输入二进制码可直接显示十进制数，见图6。译码器左侧有4个二进制码的输入端，右侧有7个输出可直接和数码管相连。左上侧另有一个灭灯控制端IB，正常工作时应加高电平1，如不需要这位数字显示就在IB上加低电平0，就可使这位数字熄灭。

图6

寄存器和移位寄存器

（1）寄存器

能够把二进制数码存贮起来的的部件叫数码寄存器，简称寄存器。图7是用4个D触发器组成的寄存器，它能存贮4位二进制数。4个CP端连在一起作为控制端，只有CP=1时它才接收和存贮数码。4个RD端连在一起成为整个寄存器的清零端。如果要存贮二进制码1001，只要把它们分别加到触发器D端，当CP来到后4个触发器从高到低分别被置成1、0、0、1，并一直保持到下一次输入数据之前。要想取出这串数码可以从触发器的Q端取出。

图7

（2）移位寄存器

有移位功能的寄存器叫移位寄存器，它可以是左移的、右移的，也可是双向移位的。

图8是一个能把数码逐位左移的寄存器。它和一般寄存器不同的是：数码是逐位串行输入并加在最低位的D端，然后把低位的Q端连到高一位的D端。这时CP称为移位脉冲。

图8

先从RD端送低电平清零，使寄存器成0000状态。假定要输入的数码是1001，输入的次序是先高后低逐位输入。第1个CP后，1被打入第1个触发器，寄存器成0001；第2个CP后，Qo的1被移入Q1，新的0打入D1，成为0010；第3个CP后，成为0100；第4个CP后，成为1001。

可见经过4个CP，寄存器就寄存了4位二进制码1001。目前已有品种繁多的集成化寄存器供选用。

计数器和分频器

（1）计数器

能对脉冲进行计数的部件叫计数器。计数器品种繁多，有作累加计数的称为加法计数器，有作递减计数的称为减法计数器；按触发器翻转来分又有同步计数器和异步计数器；按数制来分又有二进制计数器、十进制计数器和其它进位制的计数器等等。

现举一个最简单的加法计数器为例，见图9。它是一个16进制计数器，最大计数值是1111，相当于十进制数15。需要计数的脉冲加到最低位触发器的CP端上，所有的J、K端都接高电平1，各触发器Q端接到相邻高一位触发器的CP端上。J—K触发器的特性表告诉我们：当J=1、K=1时来一个CP，触发器便翻转一次。在全部清零后，①第1个CP后沿，触发器C0翻转成Q0=1，其余3个触发器仍保持0态，整个计数器的状态是0001。②第2个CP后沿，触发器C0又翻转成“Q0=0，C1翻转成Q1=1，计数器成0010。……到第15个CP后沿，计数器成1111。可见这个计数器确实能对CP脉冲计数。

图9

2）分频器

计数器的第一个触发器是每隔2个CP送出一个进位脉冲，所以每个触发器就是一个2分频的分频器，16进制计数器就是一个16分频的分频器。

为了提高电子钟表的精确度，普遍采用的方法是用晶体振荡器产生32768赫标准信号脉冲，经过15级2分频处理得到1赫的秒信号。因为晶体振荡器的准确度和稳定度很高，所以得到的秒脉冲信号也是精确可靠的。把它们做到一个集成片上便是电子手表专用集成电路产品，见图10。

图10

本篇文章介绍了数字逻辑电路这一大类在电路当中的主要作用和表现形式，并结合图形进行了较为详细的讲解，由于知识点较多，希望大家在阅读过本文之后能进一步的进行理解，有助于消化知识点。