随着半导体行业持续突破设计尺寸不断缩小的极限,极紫外 (EUV) 光刻技术的运用逐渐扩展到大规模生产环境中。对于 7 纳米及更小的高级节点,EUV 光刻技术是一种能够简化图案形成工艺的支持技术。要在如此精细的尺寸下进行可靠制模,超净的掩模必不可少。
与所有掩模一样,用于 EUV 光刻的掩模依靠掩模光罩盒实现安全存储,以及保护它们免受光刻图案形成、检测、清洁和修复的影响。防护光罩盒必须能够使用多年,而且不会造成有害的污染或物理损坏。
专为 193 纳米沉浸式光刻而设计的光罩盒无法为 EUV 掩模提供足够的保护。EUV 光刻的独特要求对光罩盒提出了额外的限制条件和要求,使得 EUV 掩模光罩盒成为一种具有多个关键元件且高度专业化的设备。
本文介绍了为 EUV 光刻设计光罩盒所面临的内在挑战, 并提出了解决方案以便让更多晶圆厂能够在其工厂中采用先进的光刻节点。
保护EUV掩模
光刻图案越精细,发生掩模污染的风险就越高。潜在污染源包括外来颗粒和化学残留物。掩模涂层比较脆弱,容易损坏。接触掩模的任何物体都可能造成损坏,无论是意料之中的制程部件(例如,晶圆厂里的机械臂),还是意外污染物(例如,人的毛发)。
沉浸式光刻采用薄膜作为“防尘罩”,以保护掩模在图案曝光期间免受颗粒污染。薄膜需要是光学透明的,从 EUV 光刻角度来说,这意味着它们必须对波长约 13.5 纳米的EUV 光谱中的光透明。现有的大多数薄膜材料都会吸收EUV 光,但半导体行业已开始采用 EUV 专用薄膜
(见图 1)。
在薄膜成为 EUV 光刻技术的使用标准之前,EUV 光罩盒需要保护没有添加薄膜的掩模。用于 EUV 光刻的 NXE 机台需要采用双光罩盒配置,包括处于真空条件下的金属内光罩盒以及与周围环境接触的外光罩盒。内光罩盒只有在处于机台设备内部时才会打开。
双光罩盒配置是 EUV 光刻的标准惯例,而且这种光罩盒可以在市场上买到。虽然它们很容易买到,但不能因此就将它们视为商品。EUV 光罩盒设计(见图 2)会不断改进,以满足性能和光刻产率的要求。
声明:本内容为作者独立观点,不代表电源网。本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原作者所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱∶editor@netbroad.com。
由于美国紧张局势,EUV延迟发货,中国芯片生产受阻? | 19-11-08 10:31 |
---|---|
为摩尔定律续命30年,EUV究竟意味着什么? | 19-09-27 09:21 |
检查需要预防的大,中,小三类汽车潜在缺陷 | 19-05-09 10:41 |
新思科技数字与定制设计平台通过TSMC 工艺技术认证 | 18-10-23 16:35 |
EUV 步进机技术量产已进入最后冲刺阶段 | 18-06-04 09:43 |
微信关注 | ||
技术专题 | 更多>> | |
2024慕尼黑上海电子展精彩回顾 |
2024.06技术专题 |