入门指南：电子设计如何避坑？

做电子工程设计需要谨小慎微，考虑周全尽可能避免一些错误。但是，对于刚入门的小白来说，很多时候难以做到万无一失，总会遇到考虑不到的时候。比如以下这些误区，是很多电子小白踩过的坑，多了解一下，避免重蹈覆辙。

只靠硬件降低功耗？

在硬件电路或者芯片设计的过程中，非常注重一个概念，那就是降低功耗！功耗控制确实是硬件设计中关键的一环，尤其是在消费电子产品上。很多消费电子产品都是装电池的，比如蓝牙耳机、智能印象等等，在这类电子产品中电池一直是一个痛点，所以在产品竞争力上，功耗是一项重要的指标。然而，省功耗是不是单单有硬件设计人员去考虑呢？答案是：不是！其实软件控制在节省功耗上面也有很多讲究，在电路系统中，最耗电的是存储器访问、总线请求、CPU 运行等操作，而这些操作都是由软件去控制的。一个优秀的软件的程序应该严格的控制避免频繁触发这些耗电的动作，这会对整机产品的功耗降低有很大的贡献！

过冲信号一定要用匹配电阻消除？

首先解释一下什么是过冲现象，如果有用过单片机的应该都试过让单片机的 IO 输出一些信号，比如说用于驱动蜂鸣器的时候直接用 IO 推一个固定频率的方波。这时候如果你用示波器抓取 IO 输出的信号，可以发现信号并不是像书上画的方波那样干净，它会在信号翻转的边沿出现一些毛刺状的东西，上升沿会看到向上的毛刺，下降沿会有向下的毛刺。这个毛刺就是过冲现象，这时 IO 本身的电气特性导致的。过冲现象可以通过外部电路加匹配电阻把它过滤掉，但并不是多有过冲都需要这么做。原因是，如果要把过冲现象完全消除掉的话可能需要比较大的电阻，同时又要保证信号的电压幅度能够接受，这时候的电流会大很多。所以，有时候只要过冲现象在接受范围内，其实不需要非要把过冲完全消除。

存储器片选接地？

存储器基本上都有一个片选信号，一般是当总线需要访问存储数据时会把片选信号 CS 拉低为有效状态。可能有人会问，为了减少控制信号线，而且知道系统本身会频繁访问存储器，能不能直接把片选接地，让它一直选中呢？实际上功能是没有问题的，可以一直选中。但是大部分存储器在片选有效时的功耗会大很多，能够达到 100 倍以上。所以最好还是使用 CS 信号控制存储器，只有在需要访问的时候才选中它。

FPGA 的逻辑门闲着也是浪费？

现在 FPGA 的逻辑资源越来越多，对于工程开发人员来说无疑是件好事。因为能够支配的资源多了，那么能够发挥的空间也就大了，关键是写起代码来也不用时刻想着省资源。但是，对于功耗要求比较高的应用来说还是要尽量节省逻辑门资源。因为在 FPGA 里面，运行起来的功耗和内部被使用的逻辑门数量以及触发器的翻转次数成正比，所以尽可能减少数字电路中使用的资源以及翻转频率，在不需要翻转的时候禁止翻转，将会有效的降低功耗。

不用的芯片 IO 让它悬空就行？

IO 悬空的一个明显坏处就是容易让芯片内部信号受到影响，因为悬空的 IO 很容易受到外部影响干扰形成震荡信号传递到芯片内部。有人说，那加个上拉电阻把它的状态固定就行了吧？加上拉的方法是可以解决干扰的问题，但是又会引入功耗的问题，不会很多，大概会有一个微安级别的电流消耗。最好的处理方法是把 IO 设置成输出状态，这样既可以固定状态，又能够避免功耗流失。

PCB 使用自动布线？

应该稍微有点电子设计经验的工程师都不会使用自动布线，但是对于初学者出于方便可能会直接使用自动布线功能。这里介绍一下自动布线有什么不好的地方，一方面是自动布线会消耗比较大的面积，同时，软件会自动产生很多过孔，太多的布线和过孔都会影响到 PCB 最终量产的成本和性能。所以，真正的产品开发时没人会使用自动布线功能，基本都是手动拉线，尽可能地根据信号特点走线，以及设置线宽和覆铜等参数。

以上介绍的这些要点是很多新手工程师在设计时考虑不到的地方，电子设计需要在实践中慢慢积累经验，同时借鉴别人的经验也非常重要，这样可以减少你在试错的过程中付出的代价！