在将网表导入到 PCB 的过程中,经常会出现封装内管脚名或者数目与原理图内的器件管脚不一致,从而导致导入过程中报错,如图 4-90 所示:
图 4-90 导入网表提示解析示意图
上图是一个比较典型的封装中管脚与原理图中不一致而出现的报错内容。从上示报错内容(红色框标识的内容)可以获取以下信息点:
Ø器件的封装名为 ERF8-40。
Ø封装中有几个多余的管脚,管脚名为 41、42、43、44、45、46、47、48。
Ø封装中缺少了几个管脚,管脚名为 H1、H2、H3、H4、P1、P2、P3、P4。
对于此种报错,我们可以分析出,多余了 8 个管脚,缺少了 8 个管脚,只是这个封装有 8 个管脚名不一致,如图 4-91 所示,我们在封装里修改一下管脚名即可更正这个报错内容,如图 4-92 所示:
图 4-91 修改前封装管脚示意图
图 4-92 修改后封装管脚示意图
这个是我们处理管脚不一致最常用的方法,修改管脚名。一般我们这几种管脚名不一致的情况 :
Ø管脚数目一致,管脚名不一致,可按案例图示修改管脚名即可。
ØPCB 封装中管脚数目缺少,即 PCB 封装管脚数目与原理图中所选用的器件管脚数目要少而导致管脚名不一致报错,处理方式是检查器件资料,查看器件封装与原理图是否对应正常,如果对应错了,修改原理图,一般这种错误是匹配错误。
ØPCB 封装中管脚数目偏多,即 PCB 封装管脚数目与原理图中所选用的器件管脚数目要多而导致管脚名不一致报错,处理方式是检查器件资料,查看器件封装与原理图是否对应正常,如果对应错了,修改原理图或者封装。如果对应没错,一般此情况是由于封装中有部分定位安装管脚原理图中没有画出来,而在 PCB 封装中画了,并且不是放置 Mechanical 方式的 PIN,而导致管脚有多余的 Pin_Number,此时的处理方法是删除多余出来的 Pin_Number(删除的时候只选择 Text,不选择 Pin)、或者用放置 Mechanical 方式的 PIN 来处理安装定位管脚即可。
声明:本内容为作者独立观点,不代表电源网。本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原作者所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱∶editor@netbroad.com。
AC-DC控制器PCB布局指南 | 24-07-10 11:12 |
---|---|
瑞萨电子选用Altium作为统一PCB开发工具 并加速合作伙伴和客户的解决方案设计 | 23-06-27 15:12 |
更小、更薄、更轻!兆易创新业界超小尺寸3mm×3mm×0.4mm FO-USON8封装128Mb SPI NOR Flash面世! | 23-05-16 10:54 |
混合信号PCB布局设计的基本准则 | 23-04-14 11:54 |
Cadence推出Allegro X AI,旨在加速PCB设计流程,可将周转时间缩短10倍以上 | 23-04-07 10:21 |
微信关注 | ||
技术专题 | 更多>> | |
2024慕尼黑上海电子展精彩回顾 |
2024.06技术专题 |