PCB设计指南：布线之并行总线与串行总线？

想成为一名成功的PCB设计工程师，具备基本设计技巧是基本功，而想设计更好的PCB板，要比别人知道的更多，熟练不同功能性板子架构，以及元器件之间是否兼容等细节的把控。下面我们分享一下高速信号布线的并行总线和串行总线需要掌握要点？

总线

总线是两个或两个以上设备通讯的共享物理通路，是信号线的集合，是多个部件间的公共连线，用于在各个部件间传输信息。接照工作模式不同，总线可以分为两种类型：一种是并行总线，一种是串行总线。

并行总线

同一时刻可以传输多位数据，好比是一条允许多辆车并排开的宽敞道路，而且它还有双向单向之分。

串行总线

在同一时刻只能传输一个数据，好比只容许一辆车行走的狭窄道路，数据必须一个接一个传输、看起来仿佛一个长长的数据串，故称为“串行”。

并行传输最好的例子就是存储芯片DDR，它是有一组数据线D0—D7，加DQS，DQM，这一组线是一起传输的，无论哪位产生错误，数据都不会正确的传送过去，只有重新传输。所以数据线每根线要等长，必须得绕几下才行。

串行数据就不一样，数据是一位一位的传，位与位之间是没有联系的。不会因为这位有错误，使下一位不能传输。并行数据是一组数据其中一位不对，整组数据都不行。

布线要求

并行总线的布线要求

（1）建议总线优选内层布线，尽量增大与其它布线的间距。

（2）除特殊要求外，单线设计阻抗保证50欧，差分设计阻抗保证100欧。

（3）建议同一组总线保持布线基本等长，与时钟线遵循一定的时序关系，参照时序分析强果控制布线长度。

（4）建议尽可能的靠近本组总线的I/O电源或GND参考平面，保证参考平面的完整性。

（5）上升时间小于1ns的总线，要求有完整参考平面，不得跨分割。

（6）建议低位地址总线参照时钟布线要求。

（7）蛇形绕线线的间距不得小于3倍线宽。

高速串行总线的布线要求

频率高于100Mbps的串行总线，在布线设计中除遵循并行总线通用的串扰控制、布线规则之外，还需额外考虑一些要求：

（1）高速串行总线需要考虑布线的损耗，确定线宽线长。

（2）建议一般情况下线宽不小于5mil，布线尽量短。

（3）高速串行总线除Fanout过孔外，尽量不要打孔换层。

（4）串行总线所涉及的插件管脚，速率达3.125Gbps以上时，应优化反焊盘以减少阻抗不连续带来的不射影响。

（5）建议高速串行总线布线换层时，选择使用过孔Stub最小的布线层，对于到连接器的信号，在布线空间有限时，过孔Stub短的布线层，优先分配给发送端。

（6）建议速率达3.125Gbps或以上时，信号过孔旁打地孔，AC藕合电容也要对反焊盘特殊处理。

（7）如果高速信号过孔采用背钻处理，需要考虑电源地平面通流能力变小，以及通流瓶颈变窄后的滤波环路电感增大带来的影响。

（8）高速信号避开平面层的分割线，信号线边缘与分割线边缘空间水平间距保证3W。

（9）收发两个方向的高速信号，不能交叉在一起走线。