新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览

图6.大JEDEC验证模块在500 V JEDEC时与JS-002 TC500在6 GHz时的CDM波形

例行波形检查，例如每日或每周的检查，仍可利用1 GHz带宽示波器进行。然而，对不同实验室测试站点的分析表明，高带宽示波器能提供更好的站点间相关性。11例行检查和季度检查推荐使用高带宽示波器。年度验证或更换/修理测试仪硬件之后的验证需要高带宽示波器。

表1.JS-002波形数据记录表示例，显示了造成TC（测试条件）电压的因素

测试仪CDM电压设置

CDM JWG同时发现，对于不同测试仪平台，为了获得符合先前ESDA和JEDEC标准的标准测试波形，实际板电压设置需要有相当大的差异（例如，特定电压设置为100 V或更大）。这在任何标准中都没有说明。JS-002唯一地确定了将第一峰值电流（以及测试条件所代表的电压）缩放到JEDEC峰值电流水平所需的偏移或因数。JS-002附录G对此有详细说明。表1显示了一个包含此特性的验证数据实例。

在设定测试条件下确保超大器件完全充电

在JS-002开发的数据收集阶段还发现了一个与测试仪相关的问题：放电之前，某些测试系统未将大验证模块或器件完全充电到设定电压。不同测试系统的大值场板充电电阻（位于充电电源和场板之间的串联电阻）不一致，影响到场板电压完全充电所需的延迟时间。结果，不同测试仪的第一峰值放电电流可能不同，影响CDM的通过/失败分类，尤其是大器件。

因此，工作小组撰写了详实的附录H（“确定适当的充电延迟时间以确保大模块或器件完全充电”），描述了用于确定器件完全充电所需延迟时间的程序。当出现峰值电流饱和点（Ip基本保持稳定，设置更长的延迟时间也不会使它改变）时，说明达到了适当的充电延迟时间，如图7所示。确定此延迟时间，确保放电之前，超大器件能够完全充电到设定的测试条件。

图7.峰值电流与充电时间延迟关系图示例，显示了饱和点/充电时间延迟9

电子行业逐步采用JS-002

对于采用ESDA S5.3.1 CDM标准的公司，JS-002标准取代了S5.3.1，应将S5.3.1废弃。对于先前使用JESD22-C101的公司，JEDEC可靠性测试规范文件JESD47（规定JEDEC电子元件的所有可靠性测试方法）最近进行了更新，要求用JS-002代替JESD22-C101（2016年末）。JEDEC会员公司转换到JS-002的过渡时期现已开始。很多公司（包括ADI和Intel）已经对所有新产品利用JS-002标准进行测试。

国际电工委员会(IEC)最近批准并更新了其CDM测试标准IS 60749-2812。此标准全盘纳入JS-002作为其指定测试标准。

汽车电子理事会(AEC)目前有一个CDM小组委员会，其正在更新Q100-011（集成电路）和Q101-005（无源器件）车用器件CDM标准文件以纳入JS-002，并结合AEC规定的测试使用条件。这些工作预计会在2017年底完成并获批准。

结语

观察ESDA提供的CDM ESD路线图，可知在更高IO性能的驱动下，CDM目标级别会继续降低。制造业对器件级CDM ESD耐受电压的认知比以往任何时候都更重要，而来自不同CDM ESD标准的不一致产品CDM结果是无法传达这一讯息的。ANSI/ESDA/JEDEC JS-002有机会成为第一个真正的适用于全行业的CDM测试标准。消除CDM测试头放电路径中的电容，可显著改善放电波形的质量。引入高带宽示波器用于验证，提高到五个测试条件波形验证级别，以及保证适当的充电延迟时间——所有这些措施显著降低了不同实验室的测试结果差异，改善了站点间的可重复性。这对确保向制造业提供一致的数据至关重要。电子行业接受JS-002标准之后，将有能力更好地应对前方的ESD控制挑战。

参考文献

1. Roger J. Peirce。“ESD损害的最常见原因”。Evaluation Engineering，2002年11月。

2. ESD目标级别工业理事会。“工业理事会白皮书2：降低器件级CDM ESD规格和要求的一个案例”。EOS/ESD协会，2010年4月。

3.  “JEP157：推荐ESD-CDM目标级别”。JEDEC，2009年10月。

4.EOS/ESD协会路线图。

5. “JESD22-C101F：微电子器件静电放电耐受阈值的场感应充电器件模型测试方法”。JEDEC，2013年10月。

6. “ANSI/ESD S5.3.1：静电放电灵敏度测试——充电器件模型(CDM)器件级别”。EOS/ESD协会，2009年12月。

7.“AEC-Q100-011：充电器件模型(CDM)静电放电测试”。汽车电子理事会，2012年7月。

8.“EIAJ ED-4701/300-2，测试方法305：充电器件模型静电放电(CDM-ESD)”。日本电子与信息技术行业协会，2004年6月。

9. “ANSI/ESDA/JEDEC JS-002-2014：充电器件模型(CDM)器件级别”。EOS/ESD协会，2015年4月。

10.Alan W. Righter、Terry Welsher和Marti Ferris。“迈向联合ESDA/JEDEC CDM标准：方法、实验和结果”。EOS/ESD论文集，2012年9月。

11. Theo Smedes、Michal Polweski、Arjan van IJzerloo、Jean-Luc Lefebvre和Marcel Dekker。“CDM校准程序的隐患”。EOS/ESD论文集，2010年10月。

12. “IEC IS 60749-28，静电放电(ESD)灵敏度测试——充电器件模型(CDM) - 器件级别”。国际电工委员会，2017年。

Alan Righter

Alan Righter

Alan [alan.righter@analog.com] is a senior staff ESD engineer in th corporate ESD department at Analog Devices, San Jose, CA. He works with ADI design/product engineering teams worldwide on whole chip ESD planning/design, ESD testing, ESD failure analysis, and EOS issues with internal and external customers. Prior to ADI, Alan was with Sandia National Laboratories, Albuquerque, NM for 13 years, where he was involved in IC design, test, product engineering, reliability testing, and failure analysis. Alan completed his B.S.E.E. and M.S.E.E. at Arizona State University in 1982 and 1984, respectively, and his Ph.D. at the University of New Mexico in 1996. In 2007, Alan joined all Standards Device Testing Working Groups (WG5.x) and is also a member of Systems and Simulators WG 14. He was appointed chair of WG 5.3.1, Charged Device Model, in 2008 and currently serves as ESDA Chairperson of the expanded Joint (ESDA/JEDEC) CDM Working Group, which recently completed the new ESDA/JEDEC Joint Standard JS-002. Alan is also currently Vice President of the ESD Association. Alan has been active in the EOS/ESD Symposium as author/co-author of 10 articles, and he is also currently ESDA Events Director. Alan also is active in the Industry Council on ESD Target Levels.

Alan [alan.righter@analog.com]是ADI公司位于美国加州圣何塞的企业ESD部的高级ESD工程师。他与ADI公司全球设计/产品工程团队一起负责整个芯片的ESD规划/设计、ESD测试、ESD故障分析以及内部和外部客户存在的EOS问题。加入ADI之前，Alan在Sandia National Laboratories（位于美国新墨西哥州阿尔伯克基市）工作了13年，参与了IC设计、测试、产品工程、可靠性测试和故障分析。Alan于1982年和1984年分别获得亚利桑那州立大学电气工程学士学位和电气工程硕士学位，并于1996年获得新墨西哥大学博士学位。2007年，Alan加入了所有的标准设备测试工作组(WG5.x)，同时也是系统和仿真器WG 14的成员。他于2008年被任命为WG 5.3.1（充电装置模型）的主席，目前担任扩展联合(ESDA/JEDEC) CDM工作组的ESDA主席，最近完成了新的ESDA/JEDEC联合标准JS-002。Alan目前也是ESD协会的副主席。作为10篇文章的作者/合著者，Alan一直积极参加EOS/ESD研讨会，他目前也是ESDA事件总监。Alan在ESD目标级别行业理事会中也很活跃。

Brett Carn

Brett Carn

Brett Carn [brett.w.carn@intel.com] joined Intel Corporation in 1999 and is a principal engineer in the Corporate Quality Network. He has actively worked in the field f device level ESD at Intel. In that role, Brett chairs the Intel ESD Council overseeing component level ESD and latch-up testing across all Intel sites worldwide, defining all internal tet specifications, eviewing all Intel ESD design rules, overseeing/defining the ESD taget levels for all Intel products worldwide, and leading postsilicon ESD debug on many products. In more recent years, Brett has also been actively involved with addressing EOS challenges. Prior to joining Intel, he worked for Lattice Semiconductor for 13 years, where he started working on ESD in the early 1990s. Since 2007, Brett has been a member of the Industry Council on ESD Target Levels and has helped author several white papers, and also served as the lead editor on four white papers. Brett is an active member of the ESDA and a current member of the ESDA Board of Directors. Brett is also a member of the ESDA Education Council, overseeing all online training, and is the current chair of the Technical and Advisory Support (TAS) Committee and a member of several ESDA working groups. Brett received his B.S. in electrical engineering from Portland State University in 1986.

Brett Carn [brett.w.carn@intel.com]于1999年加入英特尔公司，现在是企业质量网络的首席工程师。他一直关注英特尔器件级别ESD领域。作为首席工程师，Brett主持英特尔ESD理事会，负责全球所有英特尔网站的元件级别ESD和闩锁测试，定义所有内部测试规范，审查所有英特尔ESD设计规则，监督/定义全球所有英特尔产品的ESD目标级别并领导许多产品的后晶片ESD调试。最近几年，Brett还一直积极致力于解决EOS挑战。加入英特尔之前，他在Lattice Semiconductor工作了13年，在20世纪90年代早期便开始从事ESD相关工作。从2007年开始，Brett一直是ESD目标级别行业理事会的成员，协助撰写了数本白皮书，同时担任四本白皮书的责任编辑。Brett是ESDA的积极成员，目前也是ESDA董事会的成员之一。Brett也是ESDA教育委员会的成员，负责监督所有在线培训，目前是技术和咨询支持(TAS)委员会的主席以及几个ESDA工作组的成员。Brett于1986年获得波特兰州立大学电气工程学士学位。

The EOS/ESD Association

EOS/ESD协会

The EOS/ESD Association is the largest industry group dedicated to advancing the theory and the practice of ESD avoidance, with more than 2000 members worldwide. Readers can learn more about the Association and its work at