• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

变压器屏蔽,效率与EMI问题

目前在做150W反激电源,采用NCP1207 准谐振IC,要过TUV ,变压器线和磁芯温升不能超过55度,低压输入有倍压功能。

变压器采用三明治绕法,100VAC效率有90.5%,变压器温升OK,传导FAIL;

若在变压器第二层绕组增加屏蔽铜箔,则效率只有88.5%,变压器温升FAIL,传导OK;且其他器件温升基本不变,说明功率主要损失在变压器上。

增加屏蔽导致效率下降2%,怎么会这么大?

若将屏蔽层的引脚悬空,则效率有89.5%,但变压器漏感是基本不变的,为什么效率还会有差异?照理说屏蔽层是不会消耗能量的。

变压器感量为270uH。初级:供电:次级:初级=14:4:7:14

全部回复(17)
正序查看
倒序查看
abccba
LV.9
2
2013-10-14 15:56
容,好比海绵吸水。分布电容于开关过程中吸收能量,拧干海绵却不能灌回水龙头里,浪费=耗。
0
回复
haidebody
LV.4
3
2013-10-14 16:04
@abccba
容,好比海绵吸水。分布电容于开关过程中吸收能量,拧干海绵却不能灌回水龙头里,浪费=耗。
如果先绕屏蔽层,然后再绕其他绕组,这样既保证有屏蔽,又增加初次级的耦合,会不会好一些?
0
回复
abccba
LV.9
4
2013-10-14 16:10
@haidebody
如果先绕屏蔽层,然后再绕其他绕组,这样既保证有屏蔽,又增加初次级的耦合,会不会好一些?

“先绕屏蔽层”——?挨着磁芯吗?

屏蔽层,相当于RC或LC低通滤波网络中的C,起分压衰减作用,该C也对后级电路有影响。

0
回复
haidebody
LV.4
5
2013-10-14 17:05
@abccba
“先绕屏蔽层”——?挨着磁芯吗?[图片]屏蔽层,相当于RC或LC低通滤波网络中的C,起分压衰减作用,该C也对后级电路有影响。

嗯,是绕在最里面。为什么不行呢,您上面的解释没有看懂??

刚才绕了变压器试了,确实不行,效率依然是低2%。

请问有没有什么方法解决?

0
回复
rockyy
LV.6
6
2013-10-14 23:44
@haidebody
嗯,是绕在最里面。为什么不行呢,您上面的解释没有看懂??刚才绕了变压器试了,确实不行,效率依然是低2%。请问有没有什么方法解决?
你把屏蔽放在最里面,效率应该比较好吧,传导更差才对啊
0
回复
abccba
LV.9
7
2013-10-15 05:27
@haidebody
嗯,是绕在最里面。为什么不行呢,您上面的解释没有看懂??刚才绕了变压器试了,确实不行,效率依然是低2%。请问有没有什么方法解决?

没有屏蔽时,初次级之间串联一个电容,即初次级之间的分布电容。加入屏蔽后,等于在一个电容的两个极板之间再加入一个极板,这个极板引出电极后就变成两个电容的串联,中间引线接地,就可以将前级来的干扰信号对地短路,优化了传导。但是,如果所加的极板置于原电容两个极板之外,结果会怎样?

如果讲究效率,就要想效率之所以不是100%,是因为电路中有耗能。仅在变压器范围考虑,无非是分布电容和漏感,在开关管导通和关断过程中储存能量,且不能回收到输入端,也不能释放到输出端。多绕组变压器,有很多对耦合,漏磁产生的漏感,哪个对降低耗能更重要呢?(教条言论)

0
回复
haidebody
LV.4
8
2013-10-15 09:17
@abccba
没有屏蔽时,初次级之间串联一个电容,即初次级之间的分布电容。加入屏蔽后,等于在一个电容的两个极板之间再加入一个极板,这个极板引出电极后就变成两个电容的串联,中间引线接地,就可以将前级来的干扰信号对地短路,优化了传导。但是,如果所加的极板置于原电容两个极板之外,结果会怎样?如果讲究效率,就要想效率之所以不是100%,是因为电路中有耗能。仅在变压器范围考虑,无非是分布电容和漏感,在开关管导通和关断过程中储存能量,且不能回收到输入端,也不能释放到输出端。多绕组变压器,有很多对耦合,漏磁产生的漏感,哪个对降低耗能更重要呢?(教条言论)

哇,大侠这么早起来,是不是要出门砍柴做饭?呵呵~~

刚刚发现一个现象,同样有屏蔽绕组,若磁芯通过中柱磨气隙,则效率是降2%;若磁芯通过两侧垫胶纸来达到预定感量,则效率只会降0.3%,效率基本不会下降。这是什么原因?

反激变压器的能量储存在气隙中,如果气隙的漏磁在铜箔上消耗能量,那么在磁芯两侧垫胶纸后,中柱气隙的能量应该还有原来的一半,效率也应该会下降一些才是?

0
回复
haidebody
LV.4
9
2013-10-15 09:17
@rockyy
你把屏蔽放在最里面,效率应该比较好吧,传导更差才对啊
传导没测,,但效率确实是降低了。
0
回复
abccba
LV.9
10
2013-10-15 10:42
@haidebody
哇,大侠这么早起来,是不是要出门砍柴做饭?呵呵~~刚刚发现一个现象,同样有屏蔽绕组,若磁芯通过中柱磨气隙,则效率是降2%;若磁芯通过两侧垫胶纸来达到预定感量,则效率只会降0.3%,效率基本不会下降。这是什么原因?反激变压器的能量储存在气隙中,如果气隙的漏磁在铜箔上消耗能量,那么在磁芯两侧垫胶纸后,中柱气隙的能量应该还有原来的一半,效率也应该会下降一些才是?

砍不得,砍不得,我要带头环保。

两种情况下,漏感/电感比,分别是多少?

两种情况下,MOS的D极波形有什么区别?

0
回复
abccba
LV.9
11
2013-10-15 10:49
@haidebody
哇,大侠这么早起来,是不是要出门砍柴做饭?呵呵~~刚刚发现一个现象,同样有屏蔽绕组,若磁芯通过中柱磨气隙,则效率是降2%;若磁芯通过两侧垫胶纸来达到预定感量,则效率只会降0.3%,效率基本不会下降。这是什么原因?反激变压器的能量储存在气隙中,如果气隙的漏磁在铜箔上消耗能量,那么在磁芯两侧垫胶纸后,中柱气隙的能量应该还有原来的一半,效率也应该会下降一些才是?
“反激变压器的能量储存在气隙中”——不理解,帮我找点依据,可以吗?
0
回复
haidebody
LV.4
12
2013-10-15 13:50
@abccba
“反激变压器的能量储存在气隙中”——不理解,帮我找点依据,可以吗?

 

请见上图

0
回复
haidebody
LV.4
13
2013-10-15 13:53
@abccba
砍不得,砍不得,我要带头环保。[图片]两种情况下,漏感/电感比,分别是多少?两种情况下,MOS的D极波形有什么区别?

漏感/电感分别为:290uH/2.61uH;269uH/2.6uH,基本没差异;

漏极波形也是基本一样。

0
回复
abccba
LV.9
14
2013-10-15 14:06
@haidebody
[图片] 请见上图
谢谢,我看下。
0
回复
abccba
LV.9
15
2013-10-15 14:12
@haidebody
漏感/电感分别为:290uH/2.61uH;269uH/2.6uH,基本没差异;漏极波形也是基本一样。
看上去是没什么区别。磨中柱的气隙尺寸是少?
0
回复
谢开源
LV.5
16
2013-10-15 14:29

两边磨比一边磨磁阻小,漏感小,效率高。

解决方法:最里的初级圈数增加,最外面的初级圈数减小。同时将辅助放置在次级后面,这样可以加强辅助的耦合及起屏敝作用。即2/3Np:Sec:Aux:1/3Np

0
回复
haidebody
LV.4
17
2013-10-15 17:55
@abccba
看上去是没什么区别。磨中柱的气隙尺寸是少?

磨气隙中柱缝隙约0.84mm。

ER42磁芯,Lp=270uH,Np=28Ts。

0
回复
abccba
LV.9
18
2013-10-15 18:15
@haidebody
磨气隙中柱缝隙约0.84mm。ER42磁芯,Lp=270uH,Np=28Ts。
看看别的老师有什么好建议。
0
回复