【我是工程师第二季】75W LED电源&300W通用型电源(本例以蓄电池充电器)设计

先查看RT7304 IC SPEC的详细参数

从IC SPEC中可以看到，RT7304是一颗有源功率因数控制，原边恒流控制蕊片，具备LED短路和开路保护，过温保护，VDD过压和欠压保护。

电路方框图：首先启动电路与零电压检测输出端加至乘法器，再输出到PWM发生器，再经过放大输出驱动外部MOSFET，电流取样电路加至CS引脚，经过前沿消隐，加到恒流控制，恒流控制输出与锯齿波发生器比较，输出一个比较得出的锯齿波加到乘法器，再加至PWM发生器控制振荡频率和占空比。COMP引脚是运放的反相端，运放反相输入端检测，速度快，但会产生相移，所以需要外接RC进行相位补偿，保护电路加到乘法器输出到PWM发生器，控制PWM ON/OFF，VDD给蕊片提供工作电压，以及输入到过压和欠压保护电路运放的同相端与反相端比较实现保护的目的，同时经过内部电路输出13V给驱动放大器提供电源电压，从而驱动外部MOSFET。ZCD的基准电压为2.5V，CS峰值电压为1.5V。蕊片就介绍到这里，不然大家会以为我是推蕊片的，这里只是教会大家看方框图，以及了解蕊片的基本参数，才能对后面进行设计！我也和立琦没有任何关系的哦！

没人顶，自己顶一下，由于时间不多，没画SCH，先直接画PCB，对于有经验的人来说，如果有把握，可以先画PCB发出去打样，再设计变压器打样，再画SCH，电子物料请购，出BOM，这样一个项目下来，时间没有浪费，缩短研发周期。当把后面的步骤完成，前面的物料就都快回来了，就可以焊样调试了。对于新手而言，是要安正常步骤来，先SCH，选择变压器并设计是否是行，再PCB，再出BOM，等待物料回来，再焊样调试

条件有限，考虑到散热片打样的困难性，以及考虑到量产后的可采购性困难，决定采用成品的散热器，在网上找到了一款表面积为165*25*1.5mm的散热器，经计算与经验，确定可行，经过三个小时的奋斗，PCB Layout完成

考虑到通用性，放了两个变压器和两个散热器封装，这样做小功率时就可以用小的散热器和小的变压器，可选用的变压器PQ2620,2625,3220,3225

PCB Layout注意事项：

1. 保险丝前与任一一点的距离大于2.5，3.0，3.2，3.5，4.8mm，根据不同的安规条例，需求的距离不同，我们通常选择3.5，这样前面那一些都符合了，4.8为UL1310标准，太宽了，这里不考虑1310。PSE，UL1310都规定保险丝过后也是需要足够的爬电距离，通常留2.5mm，但其它的不做要求，所以这里不考虑。但必须考虑对了高压部分的安全距离，通过计算，高压部分与其它点之间至少要留1mm以上，否则会出现打火短路的现象。

2. EMC滤波器应该尽量避免靠近变压器，因为外壳尺寸太小，放不下，所以这里不过EMC，没有装。但不影响讲解。

3. 要过传导，DB1整流后需加CLC或LC滤波，由于是单级PFC，峰值电流很大，滤波电容很小，由于电感的作用，会在开机瞬间产生一个很高的电压，叠加到MOS管上，这样MOSFET有击穿的危险，所以需要在CLC后面加个RCD突波吸收电路，抑制电压的突变。这里没有加差模电感，所以不需要。

4. 大电流环路面积应该越小越好，且走线尽量的粗

5. 变压器地到输入滤波电容的走线应该尽量的粗，且越近越好。那把变压器地放在2脚走过去，这是最理想的，但这里变压器地是在6脚，绕了一圈回到电容，是因为考虑到变压器的绕制工艺，绕线会交叉，需要套套管，增加了变压器的成本，加之这里不过EMC，所以这样走的。所以在开关电源里永远没有绝对的答案，一个词是用得最多的，叫“折中”，这里就考虑到了变压器成本和EMC性能的折中，选择了变压器的成本。当你真正的把折中这个词熟练运用到电源设计的各个部分(比如变压器设计)，你就是一个合格的、实用的工程师了。

6. 从MOSFET漏极到变压器的走线应该尽量短，走线够用就行，不要太宽，因为这里是一个最大的辐射源，但考虑到散热和可靠性方面，我选择了走线面积尽量的大，这里又是折中，如果安全都没有了，还谈什么EMC，谈什么性能，都没有意义了。当然我这里是不过EMC，如果过的话也可以适当的折中平衡。又一次证明了没有标准的答案！

7. 蕊片的VDD和GND应该尽量靠近VDD电容，且经过VDD电容再回到输入电容。这样蕊片就不易受到干扰。

8. 这里是原边恒流控制，电流取样电路与蕊片CS检测的走线应该尽量的短。

9. 初级到次级的爬电距离和空间距离，根据各安规条例来定，各不相同，本例需通过3.75KV AC测试，留8mm以上

10. 空间允许的话，在变压器中间以及在输出电解电容下面开孔，以利于散热。

11. 后焊的焊盘应该开破锡槽，使在过波峰时，不把焊盘堵死了。

12. 符合走线规则的前提下，贴片器件尽量朝一个方向，实在做不到一个方向的，贴片间距拉开点(如本例的VDD电阻和VDD电容，因为VDD电容离蕊片VDD和GND越近越好，所以选择不朝一个方向，但把器件间距拉开点，上锡肯定不是问题)，高的贴片器件与平行的器件距离应该尽量拉开点(如本例的VDD二极管和RCD吸收二极管)，有利于上锡。

13. 焊盘间距离尽量留1mm以上，避免连锡。

14. 输出二极管如果立插的情况下引脚折弯的方向最好与本例相同，以利于散热，平插的情况下应该不插到底，可以K脚，量小厂商不原意K脚，可以人工控制，这个不难。变压器到输出二极管的走线跟MOSFET-D到变压器的规则相同

15. 走线宽度不小于0.3mm，尽量在0.4以上，走线与焊盘间距0.35mm以上，焊盘孔到板框或任一开槽部分&孔与孔之间的距离应大于1mm，两相连焊盘也尽可能留1mm避免堆锡(当然这不是硬性要求，只是可以考虑到总是好的)

以上都是一个优秀工程师应该具备的，这些均是我从事电源行业数十载的个人实践经验，仅供参考，如有不对之处，欢迎吐槽

变压器设计：

设计前考虑：输出二极管压降问题，耐压越高，正向压降越大，损耗越大；

                   要想选用较低耐压的输出二极管，反射电压就要升高，从而频率需要增加或变压器绕组圈数需要增加，从而导致MOSFET损耗增加或变压器

                  铜损增加。

                   而低的输出二极管耐压，会使MOSFER  V_DS   电压增加， MOSFET V_DS 过高，箝位电路需要吸收损耗的能量就越大，以使MOSFET耐压

                  满足要求。

                  变压器铜损和磁损的折中考虑，变压器圈数增加，铜损增加，磁损减小。

                  以上这些问题做好折中的考虑，开始下面的设计

 设定：效率 η_min=88%     反射电压V_ro=103V   频率f=40KHZ  输出二极管Vf=1.7V  变压器初次级峰值电流传输比TR=90%

1.Vin_min=90*1.414=127V

2.Vin_max=264*1.414=373V

3.输入功率Pin=Vout*Iout/η=75*1.1/0.88=85.23W

4.初次级砸比N=Vro/(Vout+Vf)=103/(75+1.6)=1.341

5. 占空比Dmax=Vro/(Vro+Vin_min)=0.447

6.最低输入电压峰值与反射电压的比例

    KV=Vinmin/Vor=127/103=1.237

    KV1=0.5+0.0014*KV=0.5+0.0014*1.237=0.502

    KV2=1+0.815*1.237=2.009

6.原边峰值电流Ippk=(2*Pin*KV2)/(Vinmin*KV1)=2*85.23*2.009/(127*0.502)=5.362A

7.初级电感量Lp=Vinmin*Dmax/(Ippk*f)=127*103/((127+103)*5.362*40)=265uH

8.原边电流有效值Iprms=Ippk*√(KV1/(KV2*3))=5.06*SQRT(0.502/(2.009*3))=1.547A

9.次级峰值电流Ispk=Ippk*N*TR=5.362*1.341*0.9=6.47A

10.次级电流有效值Isrms=Iprms*N*TR=1.547*1.341*0.9=1.867A

11.变压器磁蕊体积Ve=0.6*(2+r)²/r*Pin/f=0.6*(2+2)²/2*82.23/40=9.8676cm³ 查表PQ3220 Ve=9.42cm³ 比计算值略小，但以经验，够用了。

  式中0.6为系数，根据电源工作温度，变压器绕组结构来确定0.5~0.7之间，r为电流纹波率，即电感交流分量与直流分量的比值， BCM模式=2。

 这个参数后面有时间再讨论。

12.原边最少圈数：查表Ae=170mm²  设最大磁通Bmax为0.3T

    Np=Ippk*Lp/(Ae*Bmax)=5.362*265/(170*0.3)=27.88T

13.原边线径Dp=2*√(Iprms/(3.1416*Ap))=2*√(1.547*/(3.1416*4)=0.7mm    Ap为电流密度4-10A/mm² 根据工作温度，绕线长度选取

    次边线径Ds=2*√(1.867*/(3.1416*6))=0.63mm

    然而此铜线线径并不一定能够实用，必须考虑集肤效应，即频率与电流穿透铜线深度的关系

    从下图中可以看到当频率为40KHZ时，穿透深度为21#线，频率为100KHZ时，穿透深度为25#线，如果当上述计算结果不能满足要求时，需采用多股

   并绕的方式。

    将上述线径改用多股方式：Dp=0.7mm=2股0.5mm     Ds=0.63mm=2股0.45mm

14.绕线实际验证：PQ3220槽宽9mm  考虑偏差,设为8.9mm

   Dp 圈数/层=8.9/Dp*2=8.9/(2*0.55)=8    需绕层数=Np/8=28/8=3.5层 需绕4层，采用三明治绕法，先绕8+8，后绕7.5+7.5(是双线并绕,所以可以有0.5，后面二层槽宽为8.9-Ds=8.25mm),实际Np=31TS

15.次级圈数Ns=Np/N=31/1.341=23TS

   Ds 圈数/层=(8.9-Dp)/Ds=(8.9-0.55)/(2*0.65)=6.4  由于只有双线并绕，小数点后小于0.5，固省掉  需绕层数=Ns/6=23/6=3.83层 绕4层，可以绕24TS，固改为24TS或增加线径，用两股0.5mm，刚好4层。这样绕平有利于后面的绕组绕线。增加圈数会使砸比减小，初级峰值电流增大，次级峰值电流减小，固要平衡好，这里选择增加线径。

16.辅助绕组圈数，蕊片欠压锁定电压Voff=9V，最高工作电压25V(OVP27V)，输出电压为40-75V，Vaux=Voutmax/Voutmin*Voff*1.2=75/40*9*1.2=20.25<25*0.85,可满足要求。

 Naux=Vaux*Ns/(Vout+D_out_vf-D_aux_vf=20.25*23/(75+1.7-1)=6.15T

 取6T  Vaux=6/23*(75+1.7-1)=19.75V  Vaux_min=6/23*(40+1.7-1)=10.6V<9*1.2,比要求值略小，不理想  

取7T  Vaux=7/23*(75+1.7-1)=23V>25*0.85  验证也不通过！

相比后者严重超标，决定选用6T，要求10.8V-实际10.6V=0.2V 相差很小，将就吧！电压范围太宽了，不然要加线性稳压，增加成本了！其实对于1A的输出电流，会在次级绕组上产生压降等等一些寄生因数，会耦合到辅助绕组，Vaux电压会上升，实际可以达到10.8V，这是交叉调整率的问题，这里不讲解，有想知道这方面的可以提问

 打字好辛苦！

 一个人在讲，好寂寞滴

现在要求输出1.1A，那更改相关参数为

单级PFC变压器设计工具，提供大家下载

Design tool for singlel stage Flyback PFC.xlsx 

由于需要多个，甚至几十个电源同时启动，需要增加NTC电阻；要求增加热敏电阻。

PCB Layout ，器件总算挤下去了

更新的PCB图

原理图

好清淡

有时间再去抓波形图上来，一个星期的时间，这个项目基本完成了！

大家有什么问题，可以提问和讨论

带灯老化中ing

RCD钳位电路设计