• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

请问三相桥的SVPWM驱动,为什么有3种不同的Vge和Vce波形

绿色是Vge 红色是Vce

驱动PWM是SVPWM 用三个白炽灯灯泡做测试负载

调制频率10k 信号频率20Hz 

我发现如果当三相SVPWM的一相占空比处于中间值得时候(就是这一相PWM的占空比大于一相又小于另一相),就会有明显的台阶信号,不明白是为什么,还是我哪里有错误?

全部回复(8)
正序查看
倒序查看
sxliujin
LV.3
2
2016-05-07 11:15
密勒平台并不是每个时刻都出现,这是为什么,感觉密勒平台只在占空比为中间那一相的时刻出现
0
回复
sxliujin
LV.3
3
2016-05-07 11:20
@sxliujin
密勒平台并不是每个时刻都出现,这是为什么,感觉密勒平台只在占空比为中间那一相的时刻出现

就像这样,中间一相有一个平台

0
回复
sxliujin
LV.3
4
2016-05-07 11:32
@sxliujin
[图片]就像这样,中间一相有一个平台

带电机负载之后,电流波形倒是非常正常的,纹波没有这么大,只是因为示波器探头的地用夹子好夹

0
回复
brsys
LV.7
5
2016-05-07 12:20
@sxliujin
[图片]就像这样,中间一相有一个平台

3个UBE之间相位,3个UCE之间相位图来几张怎么样?

0
回复
sxliujin
LV.3
6
2016-05-07 13:27
@brsys
3个UBE之间相位,3个UCE之间相位图来几张怎么样?
uce在三楼
0
回复
brsys
LV.7
7
2016-05-07 13:38
@sxliujin
uce在三楼

负载功率部份怎么接的原理图弄一张怎么样?

0
回复
brsys
LV.7
8
2016-05-07 14:03
@brsys
负载功率部份怎么接的原理图弄一张怎么样?
看一下相电压及线电压图怎么样?
0
回复
2016-05-09 11:24
已经被添加到社区经典图库喽
http://www.dianyuan.com/bbs/classic/
0
回复