分享LLC_DC增益设计（离散微积分）

相同参数下与PSIM仿真软件对比如下：

                                     图1 PSIM与Mathcad对比

                                       图2 实测、FHA法与Mathcad对比

看下面的输出电压的时域波形

                          图3 输出电压时域波形

同PSIM软件相似如果点太多会出现内存不足的错误，可以采用缩短扫频范围再拼接的方式解决。

下面的是轻载和重载分别在不同设计参数下的曲线波形（频率范围80kHz~300kHz）：

                                         图4  Lr=48uH ，k=5

                                        图5  Lr=80uH ，K=9

修正了版本Rev01的表达式，结果跟PSIM的仿真结果几乎一致了。

                                           图6 修正后的PSIM与Mathcad对比

采用离散微积分算法可以解决很多问题而不需要专门的方程，这大概也是很多仿真软件所采用的算法，缺点就是耗时久只能借助电脑运算（不能总结方程）只有果不知因。

同PSIM仿真软件对比这里用Mathcad写的表达式运算速度更快（相同扫频参数），更灵活，更容易得到想要的任何结论。不足是运算的最多点数（内存报错）好像不如PSIM。

尝试环路扫频功能，方法是模拟一个VCO（压控振荡器）在其控制端叠加一个小正弦波扰动，测量输出电压的增幅及相位延迟，逐次改变扰动信号频率后可获得一组扫频信号（既bode图）。

                        图7-1输出信号与输入扰动信号间的增益及相位延迟

相位延迟的计算公式为△t/T*180。

下面的手动测量的工作点分别为100kHz及160kHz时的bode图（谐振频率135kHz）

                               图7-2 100kHz及160kHz时的bode图及时域波形

更新至版本03，修正了频率表达式前后不一致问题，解决谐振频率（fr）处增益不等于一的问题。

                                         图8 频率表达式修正

重新修正了版本03，解决穿越频率处增益不为1的问题，为输出增加一个低通滤波器，修改了变电容公式。

增加低通滤波器后的效果如下：

                              图9-1 低通滤波效果

上图红色为原输出电压，蓝色为滤波后的效果。

增加低通滤波器后得到的增益曲线效果更好，不过也损失了部分内存。

                                图9-2 等Q值增益曲线

上图为负载从25W变到2500W时的扫频增益曲线，是分5次扫频每次扫60个点，主要是受内存不足所限否则可以一次扫完。一次扫频的时间大约11秒，相同条件下PSIM扫一次要几分钟（电脑配置较低）。

利用这种离散微积分算法可以对LLC电路实现基于“仿真”级的图解设计。

第一步给定设计指标

第二步设置反射电压Vor和谐振频率fr

谐振频率越高电源的体积越小，还要综合考虑性价比等问题这里暂定fr=135kHz。

LLC电路的反射电压同硬开关电路相似决定了电路的工作模式、匝比等。在开关频率fs区间峰值电流大，在开关频率fs>fr区间关断损耗大，反射电压可以用来平衡两端的损耗。损耗分析比较麻烦，这里暂定反射电压为Vor=200V。

在版本Rev03中是由最小增益求反射电压的，公式为Vinmax*Gmin=Vor，这里变换成由反射电压推其它参数。

第三步设计谐振电感及电感比值k

先看一下Lr、k变化对增益曲线影响的规律：

                                图10-3-1 k=5 选取不同Lr时的增益图

                                    图10-3-2 Lr=48uH不同k时的增益图

从上面两张图可以总结出Lr增大Qmax右移、变小，k增大Qmax左移、变小。利用这个规律就可以将Qmax顶点调到任意位置。

再看下面的图

                      图10-3-3 临界等Q增益曲线与FHA 对比

上图由fmin、fmax、Gmin、Gmax四条线构成的矩形为LLC电路的工作区间，在此区间内要保证增益曲线的单调性否则会有正反馈的情况导致电路失控。因而增益曲线的拐点不能落在矩形框内。上图将Qmax设计的比较临界并在相同参数下同FHA法做对比，在2楼也有跟实测对比过，结果是仿真和实测比较接近而FHA法偏差较大，因此采用FHA法设计得到的Qmax是偏大的，带来的影响是峰值电流偏大。

下图是Qmax顶点落在矩形框内同时Qmax偏大的电流波形：

                                 图10-3-4 容性区Mathcad同Saber电流对比

实际应用不能按刚好达到临界状态来设计应留一定的余量，效率的问题在计算时已考虑再增加一个过载考虑，这里暂定可以过载10%既功率按250*1.1=275W来设计。

下图对比的是按过载临界设计到实际满载的增益曲线对比

                                  图10-3-5 过载设计与实际满载

上述LLC参数如下：

第四步参数验证

这时可以把轻载曲线一并放上去

                             图10-4-1 满载、轻载增益曲线

空载时输出需要较长的时间稳定因而这里将轻载设置为20W，一般高压、轻载时需要很高的开关频率来降压通常芯片会采用跳周期或者调占空比等方式来解决。

如果输出功率恒定又想充分利用芯片的频率范围时可以改变谐振频率对电路参数进行重新设计，效果如下：

                        图10-4-2  恒功设计谐振频率160kHz

另外需要验证是否满足全程ZVS

                                 图10-4-3 满足ZVS条件ILm>Ip

查看波形时取最低频率、谐振频率、最高频率三个比较有代表性的点即可，上图可见输入为高压时（fs>fr）容易出现非ZVS的情况。当出现非ZVS时可以略调死区时间，如果不能增大死区时间就需要重新设计参数（提高Qmax）。

第五步器件选型

                                    图10-5-1 谐振腔电流电压波形

上图可见低压满载时谐振腔的应力最大，因为波形已经有了所以直接读取就可以。

最大峰值电流Ipkd≈7A，谐振电容最大压差Vcr≈450V ,Mos管Vds=Uin_max=450V。