一、并行GaN-HEMT存在两个主要问题
1.并联GaN HEMT的均流特性受Rds_on和Vth影响很大。不相等的Rds_on会导致不同的稳态电流，而不同的Vth会导致不平衡的瞬态电流。
2．不均匀或不对称的电路布局会导致功率环路和驱动环路的参数不同。共源电感和米勒电容的影响，以避免GaN驱动电路的振铃。驱动和功率环路布局的寄生参数至关重要，在 GaN HEMT 并联运行中需要均衡并最小化这些参数。 并联支路的参数失配会对动态特性产生显着影响，并带来GaN HEMT的热问题。并联功率器件由于降低了导通电阻而提高了效率。但实际上由于器件电容较高，开关损耗将会增加。在相同 PWM频率下的理想设计中，并联器件的效率应该具有相同的最佳值，且位于更高的输出功率水平。所以需要保持较高的开关速度以抑制硬开关应用中的开关损耗，设计原则明确要求：
1）均匀栅极驱动，2）均匀负载，3）扩大散热能力。
二、驱动器和 PCB 设计的规律
为减少功率换流回路的电感，使用磁通抵消原则非常关键：当两个相邻导体被靠近放置且其电流方向相反，则两个方向的电流产生的磁通相互抵消，减少功率回路长度 (包含氮化镓晶体管和去耦电容)，对称的门极走线：
❑ 对于大电流并联设计，推荐使用负的门极关断偏置电压(-3V至-6V)，这样可以降低关断损耗 ，且门极驱动电
路的抗干扰能力更强
❑ 隔离电源用6.2V齐纳管产生两个驱动电压 (VDD = 6.2V，则VEE = 6.2V - PS1的输出电压)
❑ 增加单独的门极电阻(R3/R5 = 1-2Ω) 和源极电阻(R6/R7 = 1-2Ω) 来降低并联器件之间的门极震荡
❑ 减小门极驱动回路，降低其对并联器件均流的影响
三、GaN器件并联需要评估的参数
1.驱动回路寄生电感（门极/源极电感和共源极电感），驱动回路面积：并联支路的寄生参数差异越大，对均流的影响越大，为了减轻电流换向期间的振铃，两个 TVS 与每个 GaN HEMT 并联放置，以最大限度地减少环路电感。
2.热平衡测试，开关功率损耗和热应力测试，连续多脉冲测试，开关态电流测试。并联低压增强型 GaN HEMT 的设计，并评估驱动器和电源环路中寄生电感的影响。 通过LT-spice和ANASYS Q3D Extractor进行仿真来分析不平衡参数的影响。
实际工况下，如和同时降低轻载开关损耗和重载导通损耗？
主动控制并联器件的栅极电阻或延迟时间以平衡瞬态电流。需要多个高带宽电流传感器和模拟反馈控制。通过动态（最低时延）监测半导体结温，可以避免器件、模块和整个系统的过温击穿。 通过感测到的结温，可以推断出晶体管中流动的（过）电流和/或可以立即可靠地检测短路状况。 可以实现逐个脉冲转换速率调整，以应对具有挑战性的“平衡均流”任务 在并联的 GaN 晶体管添加反向耦合电感器； 可以形成高差模阻抗，可以缓解并联器件之间的电流不平衡。
四、GaN器件并联LTspice仿真测试
两个GaN器件的漏极端子处的上升和下降瞬保持相同，漏极端子的上升和下降瞬态只有亚纳秒的差异。 该参数要求表明负载非常均匀，符合预期。此外评估多个GaN器件在变换器(例如BOOST电路下)额定功率下，在15-90%(空载/半载/满载)负载下可实现较高的效率(99%)，验证并联高速GaN功率器件的可靠性。下图为GaN器件并联在LTspice仿真的测试图，仿真时间设置为15us。
下图为GaN器件并联在LTspice仿真的测试Ids曲线图，可以看到在注意了驱动回路参数对称性的设计后，波形的形状比较合理。
下图为GaN器件并联在LTspice仿真的测试Ig曲线图：
下图为GaN器件并联在LTspice仿真的测试Vds和Vgs曲线图，可以看到在注意了驱动回路参数对称性的设计后，波形的形状比较合理。
注：本帖选用的GaN器件为GS61008P
