在测试高压,ESD,雷击,EFT过程中经常有遇到电源控制IC,431等被损坏,当初没有经验时候,反复增加保护器件去改善这些问题.其实,通过很多方案的对比后,总结发现:
1. IC等半导体器件本身需要有这些较高值的防御能力
2. 与我们的PCB LAYOUT有很大的关系.
A. ESD/HI-POT: 对于半导体器件layout的摆放位置有一定的要求,尽可能的放置在PCB的中间部分,而且通过IC的底线尽可能的短.初级,次级之间除了满足安规距离要求外,还要有足够短的放电距离去处理ESD.
B. Lightning(雷击)/EFT: 随着新版安规要求的提高,6KV的要求已经被大公司所采纳,除了选用能够吸收更大能量的MOV外,PCB的layout也有很多技巧保护PCB上的其它器件.增加CMC电感是抑制EFT的基本方法.Layout上增加一些锯齿雷放电的尖端是基本方法.
还有什么好方法,大家交流一下!
