• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

【原创】负载特性对驱动的要求

想在次贴讨论阻性/感性/容性/电流型负载对驱动的要求。大家指正一下;看看有啥不足。谢谢!
全部回复(123)
正序查看
倒序查看
兰波
LV.8
2
2010-07-19 18:19

蜘蛛出品,必属精品。等系统通知中。哈。

0
回复
2010-07-19 18:23
占个座位先
0
回复
2010-07-19 18:42
0
回复
贴片机
LV.8
5
2010-07-19 19:37

0
回复
helen闸
LV.4
6
2010-07-19 20:10
?
0
回复
水蜘蛛
LV.8
7
2010-07-19 20:48

在前帖(http://bbs.dianyuan.com/topic/579603);大家讨论过,FET的等效模型是:

 

0
回复
水蜘蛛
LV.8
8
2010-07-19 20:53

用它做成的半桥;就成了这样的一个电路:

 

0
回复
水蜘蛛
LV.8
9
2010-07-19 21:13
@水蜘蛛
用它做成的半桥;就成了这样的一个电路:[图片] 

空载开关时;电路变成这两个工作模式:

  

0
回复
水蜘蛛
LV.8
10
2010-07-19 21:17
@水蜘蛛
空载开关时;电路变成这两个工作模式:[图片] [图片] 
上图是高边开关;低扁关断状态。下图是低边开关;高边关断状态。两个状态组成一完整开关周期。
0
回复
水蜘蛛
LV.8
11
2010-07-19 22:13
@水蜘蛛
空载开关时;电路变成这两个工作模式:[图片] [图片] 

高端FET开关状态下;导通再关闭后,由于CDS1、CDS2的电容储能,Q1关断;输出仍为+Vbus。此时;Q1栅电压为0V,但是;Q1并没因此而承受电压。

即Q1是零电压关断;关断过程;栅电压没有平台!没有弥勒效应区!

试着画个关断过程中;Q1的栅电压波型。

0
回复
2010-07-19 23:09

正想了解这些东西,先谢谢,再看帖子

0
回复
998lllll
LV.8
13
2010-07-21 07:01
先谢谢,再看帖子!!
0
回复
水蜘蛛
LV.8
14
2010-07-21 10:13
@水蜘蛛
高端FET开关状态下;导通再关闭后,由于CDS1、CDS2的电容储能,Q1关断;输出仍为+Vbus。此时;Q1栅电压为0V,但是;Q1并没因此而承受电压。即Q1是零电压关断;关断过程;栅电压没有平台!没有弥勒效应区![图片]试着画个关断过程中;Q1的栅电压波型。

经过一段死区时间后;低端FET导通,此时此刻;高端早已关断的FET的D-S终于承受了电压!虽然是空载;但在这过程中发生了一系列的电压电流变化,看图解!~

0
回复
2010-07-21 10:41
蜘蛛老大怎么没直播了,兄弟们在等啊。
0
回复
水蜘蛛
LV.8
16
2010-07-21 11:28
@水蜘蛛
经过一段死区时间后;低端FET导通,此时此刻;高端早已关断的FET的D-S终于承受了电压!虽然是空载;但在这过程中发生了一系列的电压电流变化,看图解!~

 

高边FET导通后;向Cds2充电/Cds1放电,输出达到正电源电压。FET关断时;由于电容无放电回路(Q2断),电容电压保持不变,Q1零压管断(无弥勒效应)。Q1关后;仍由于电容做用而不承受电压。

0
回复
水蜘蛛
LV.8
17
2010-07-21 11:30
@水蜘蛛
[图片] 高边FET导通后;向Cds2充电/Cds1放电,输出达到正电源电压。FET关断时;由于电容无放电回路(Q2断),电容电压保持不变,Q1零压管断(无弥勒效应)。Q1关后;仍由于电容做用而不承受电压。
Cdg1/Cds1没有电;Cdg2/Cds2电被充到满电源电压。
0
回复
水蜘蛛
LV.8
18
2010-07-21 11:49
@水蜘蛛
经过一段死区时间后;低端FET导通,此时此刻;高端早已关断的FET的D-S终于承受了电压!虽然是空载;但在这过程中发生了一系列的电压电流变化,看图解!~

 

用正驱动脉冲开启Q2,当栅电压达到门坎时;Q2开始通。Cds2短路放电;Cds1充电。显然;Q2是硬开通。Q1此时开始实质性承受电压。

由于Cdg1的充电;导致在Q1驱动栅电阻上产生电压。当感应电压达到门坎时;Q1/Q2瞬间发生上下直通。

0
回复
水蜘蛛
LV.8
19
2010-07-21 11:50
@水蜘蛛
经过一段死区时间后;低端FET导通,此时此刻;高端早已关断的FET的D-S终于承受了电压!虽然是空载;但在这过程中发生了一系列的电压电流变化,看图解!~
半个周期描述结束,思考一下;下半周期的工作过程。
0
回复
水蜘蛛
LV.8
20
2010-07-21 20:26
@水蜘蛛
高端FET开关状态下;导通再关闭后,由于CDS1、CDS2的电容储能,Q1关断;输出仍为+Vbus。此时;Q1栅电压为0V,但是;Q1并没因此而承受电压。即Q1是零电压关断;关断过程;栅电压没有平台!没有弥勒效应区![图片]试着画个关断过程中;Q1的栅电压波型。

低端的管子是硬开通软关断;高端皆然。这里引用网友helen闸的实测波形,供大家讨论。注意:“ON”是;有明显的弥勒效应平台,“OFF”时;没有。

  

http://bbs.dianyuan.com/topic/584054

0
回复
水蜘蛛
LV.8
21
2010-07-21 20:28
@水蜘蛛
低端的管子是硬开通软关断;高端皆然。这里引用网友helen闸的实测波形,供大家讨论。注意:“ON”是;有明显的弥勒效应平台,“OFF”时;没有。 [图片] http://bbs.dianyuan.com/topic/584054
特别鸣谢helen闸网友的分享,同时;对他的提问在此做个答复。
0
回复
hsym_101584
LV.5
22
2010-07-24 09:49
@水蜘蛛
特别鸣谢helen闸网友的分享,同时;对他的提问在此做个答复。[图片]

先顶一下

这帖应该还没结束吧?

0
回复
2010-07-24 10:56
@水蜘蛛
低端的管子是硬开通软关断;高端皆然。这里引用网友helen闸的实测波形,供大家讨论。注意:“ON”是;有明显的弥勒效应平台,“OFF”时;没有。 [图片] http://bbs.dianyuan.com/topic/584054
占个位置!学习!谢谢!!!
0
回复
LV.1
24
2010-07-24 19:18
@水蜘蛛
低端的管子是硬开通软关断;高端皆然。这里引用网友helen闸的实测波形,供大家讨论。注意:“ON”是;有明显的弥勒效应平台,“OFF”时;没有。 [图片] http://bbs.dianyuan.com/topic/584054
精华,我顶
0
回复
zhj758205
LV.2
25
2010-07-24 20:49

继续关注大师的帖子,继续顶起来!!

0
回复
水蜘蛛
LV.8
26
2010-07-24 22:34
@水蜘蛛
上图是高边开关;低扁关断状态。下图是低边开关;高边关断状态。两个状态组成一完整开关周期。

这个现象会导致半、全桥空载时发热。它不仅发生在开路状态;而且还会发生在容性负载和硬开关电路里。

适当的控制“开”的速度;防制上下之通是必要的。

0
回复
水蜘蛛
LV.8
27
2010-07-24 22:36
@水蜘蛛
高端FET开关状态下;导通再关闭后,由于CDS1、CDS2的电容储能,Q1关断;输出仍为+Vbus。此时;Q1栅电压为0V,但是;Q1并没因此而承受电压。即Q1是零电压关断;关断过程;栅电压没有平台!没有弥勒效应区![图片]试着画个关断过程中;Q1的栅电压波型。

咋串位了?

这个现象会导致半、全桥空载时发热。它不仅发生在开路状态;而且还会发生在容性负载和硬开关电路里。

适当的控制“开”的速度;防制上下之通是必要的。

0
回复
2010-07-25 15:24

关注直顶

0
回复
水蜘蛛
LV.8
29
2010-07-25 22:09
@水蜘蛛
[图片]咋串位了?这个现象会导致半、全桥空载时发热。它不仅发生在开路状态;而且还会发生在容性负载和硬开关电路里。适当的控制“开”的速度;防制上下之通是必要的。

因此;如果将线路理想化,只从器件本身而言。FET需要在开和关时;不同的驱动速度。两者之间的比值设为

λ=Ion/Ioff

极限值为λo

当驱动比小于λo,桥不会直通;反之就有这情况发生。

0
回复
aisini005
LV.4
30
2010-07-26 10:48
@水蜘蛛
因此;如果将线路理想化,只从器件本身而言。FET需要在开和关时;不同的驱动速度。两者之间的比值设为λ=Ion/Ioff极限值为λo当驱动比小于λo,桥不会直通;反之就有这情况发生。

能教弱弱怎样调节λ吗?(在实际电路里)

0
回复
lwx2010
LV.1
31
2010-07-26 14:03
@水蜘蛛
低端的管子是硬开通软关断;高端皆然。这里引用网友helen闸的实测波形,供大家讨论。注意:“ON”是;有明显的弥勒效应平台,“OFF”时;没有。 [图片] http://bbs.dianyuan.com/topic/584054
好贴!    顶
0
回复