DC-DC 的电路比 LDO 复杂很多，噪声也更大，布局和 layout 要求更高，layout 的好坏直接影响 DC-DC 的性能，所以了解并掌握 DC-DC 的 layout 变的至关重要。
1. Bad layout
- EMI，DC-DC 的 SW 管脚上面会有较高的 dv/dt， 比较高的 dv/dt 会引起比较大的 EMI 干扰；
- 地线噪声，地走线不好，会在地线上面会产生比较大的开关噪声，而这些噪声会影响到其它部分的电路；
- 布线上产生电压降，走线太长，会使走线上产生压降，而降低整个 DC-DC 的效率；
2. 一般原则
- 开关大电流回路尽量短；
- 信号地和大电流地（功率地）单独走线，并在芯片 GND 处单点连接；
① 开关回路短
下图中红色 LOOP1 为 DC-DC 高边管导通，低边管关闭时的电流流向；绿色 LOOP2 的为高边管关闭，低边管开启时的电流流向；
为使这两个回路尽量小，引入更少的干扰，需要遵从如下几点原则：
- 电感尽量靠近 SW 管脚；
- 输入电容尽量靠近 VIN 管脚；
- 输入输出电容的地尽量靠近 PGND 脚；
- 使用铺铜的方式走线；
为什么要这么做？
- 走线过细过长会增大阻抗，大电流在此大阻抗上会产生比较高的纹波电压；
- 走线过细过长会增大寄生电感，此电感上耦合开关噪声，影响 DC-DC 稳定性，造成 EMI 问题；
- 寄生电容和阻抗会增大开关损耗和导通损耗，影响 DC-DC 效率；
② 单点接地
单点接地，指的是信号地和功率地进行单点接地，功率地上会有比较大的开关噪声，所以需要尽量避免对敏感小信号造成干扰，如 FB 反馈管脚。
- 大电流地：L，Cin，Cout，Cboot 连接到大电流地的网络；
- 小电流地：Css，Rfb1，Rfb2 单独连接到信号地的网络；
下图是 TI 的一个开发板的 layout，红色为上管开时的电流路径，蓝色为下管开时的电流路径；如下的 layout 有如下比较好的优点：
① 输入输出电容的 GND 用铜皮进行连接，摆件时，两者的地尽量放一起；
② DC-DC Ton 和 Toff 时的电流路径都很短；
③ 右边小信号是单点接地，距离比较远，免受左边大电流开关噪声的影响；
TI某开发板的layout
3. 实例
如下给出一个典型 DC-DC BUCK 电路的 layout，SPEC 中给出如下几点：
- 输入电容，高边 MOS 管，和续流二极管形成的开关回路尽可能小和短；
- 输入电容尽可能靠近 Vin Pin 脚；
- 确保所有反馈连接短而直接，反馈电阻和补偿元件尽可能靠近芯片；
- SW 远离敏感信号，如 FB；
- 将 VIN、SW、特别是 GND 分别连接到一个大的铜区，以冷却芯片，提高热性能和长期可靠性；
DC-DC 典型电路
layout指导
4. 小结一下
DC-DC 电路的 layout 至关重要，直接影响到 DC-DC 的工作稳定性和性能，一般 DC-DC 芯片的 SPEC 都会给出 layout 指导，可参考进行设计。
今天的文章内容到这里就结束了，希望对你有帮助，我们下一期见。