

# 基于单片机的电感测量系统

蔺增金, 夏善红, 杨海钢, 陈绍凤

(中国科学院电子学研究所传感技术国家重点实验室, 北京 100080)

**摘要** 提出一种以 8031 单片机为核心的电感测量系统, 充分利用了单片机 8031 的硬件资源, 简洁而高效运行的软件设计思想, 实现电感参数的自动测量和显示。克服了传统的外加交流测量法电源波动易引起偏差和文氏电桥测量法参数调节复杂等问题。系统结构紧凑、操作方便, 且测量精度高、响应快、测量范围宽。

**关键词** :ADC ;DAC ;电感测量 ;单片机

**中图分类号** :TP306 **文献标识码** :B **文章编号** :1002-1841(2005)01-0043-02

## Inductance Measurement System Based on Single-chip Microprocessor

LIN Zeng-jin, XIA Shan-hong, YANG Hai-gang, CHEN Shao-feng

(Transducer Technology State Key Lab., Institute of Electronics, CAS, Beijing 100080, China)

**Abstract** A novel inductance measurement system based on the 8031 single-chip microprocessor was proposed, which hardware resources were fully exploited. The design of software is simple and high efficient. The inductance parameter was calibrated and displayed automatically. The system overcomes the traditional shortcomings of source-supply ripple in the exterior alternating current supply method and of regulating complexity in the electrical bridge method. The system was characterized by simple structure, easy regulation, high measurement precision, rapid response and big measurement scale.

**Key Words** :ADC ;DAC ;Inductance Measurement ;Single-chip Microprocessor

### 1 引言

提出的新型电感测量系统主要由硬件、软件两部分构成, 其中硬件包括正弦波测试信号的产生电路单元、正弦波信号频率标定电路单元、电感测试单元和电感值显示电路单元等。软件部分主要实现对采样结果进行 FFT 变换, 完成电感值的测量, 控制 D/A 转换, 实现两种不同频率的频率标定, 以及电感值的 LCD 液晶驱动与显示。软件设计思想是围绕有限的硬件资源, 最大程度的优化其设计流程, 使用最小容量的存储单元, 做到简洁而高效的运行, 能实现与硬件的紧密配合, 实现电感自动测量和显示。

### 2 原理

以单片机为核心的电感测量与自动显示系统的工作原理如下, 图 1 为电感测量电路。




图 1 电感测量电路

如图 1 所示, 被测电感用  $R_x$ 、 $L_x$  串联表示, 输入  $X(t)$  为正弦波测试信号(正弦波测量信号  $X(t)$  由单片机产生, 其角频率分别为  $\omega_1$ 、 $\omega_2$ ), 可表为

$$X(t) = X_m \sin \omega t \quad (1)$$

据电路关系, 输出电感测量信号  $Y(t)$  有:

$$Y(t) = -\frac{Z_F}{Z_I} X(t) = -\frac{R_x + j\omega L_x}{R} X_m \sin \omega t = -\frac{X_m}{R} (R_x \sin \omega t + j\omega L_x \sin \omega t)$$

$$(R_x \sin \omega t + j\omega L_x \sin \omega t) \quad (2)$$

8031CPU 对  $Y(t)$  进行采样, 采样点数为每正弦测试信号周期 180 点。 $Y(t)$  采样信号经快速傅里叶变换(FFT), 分离出实部、虚部, 得:

$$A = -\frac{Y}{X_m} = \frac{1}{R} \sqrt{R_x^2 + \omega^2 L_x^2} \quad (3)$$

其中, 因  $X_m$  已知, 而  $Y$  由 A/D 转换得到, 故  $A$  为已知。可得:

$$A^2 R^2 = R_x^2 + \omega^2 L_x^2 \quad (4)$$

运放的输入电阻  $R$  已知,  $\omega$  为正弦波测试信号的频率, 分别为  $\omega_1$ 、 $\omega_2$  (预先设定), 对应于  $\omega_1$ 、 $\omega_2$  的测试信号, 有:

$$A_1^2 R^2 = R_x^2 + \omega_1^2 L_x^2 \quad (5)$$

$$A_2^2 R^2 = R_x^2 + \omega_2^2 L_x^2 \quad (6)$$

所以, 得:

$$L_x = R \sqrt{\frac{A_1^2 - A_2^2}{\omega_1^2 - \omega_2^2}} \quad (7)$$

其中式(7)即为被测电感的电感量的算式。其结果经单片机算出并用 LCD 液晶显示, 从而实现电感量的测量。

### 3 硬件电路设计

整个测量系统的硬件结构总框图如图 2 所示。




图 2 电感测量系统的硬件总框图

### 3.1 正弦波测试信号的产生与频率设定

自动测量与显示系统的存储器中预存正弦表  $\sin K\theta$  正弦表由 180 点构成,即将整个周期  $360^\circ$  均分为 180 份,对应每一角度均预先求出其正弦值,组成正弦表,很明显,正弦表的谐波失真  $< 2\%$ 。8031CPU 依次读取正弦表  $\sin K\theta$  各值并从 P0.0 ~ P0.7 口线送出,经 12 位 DAC1232 和 OP07 转换合成正弦波测试信号  $X(t) = X_m \sin \omega t$ 。

DAC1232 为 12 位数模转换器,74LS138 的输出 Y0、Y1 分别作为  $\overline{XFER}$ 、 $\overline{CS}$  的输入信号,P2.7 A15 接译码器 74LS138 的高电平允许输入 G1 端,P2.7 反相后和 P3.6 ( $\overline{WR}$ ) 相或(74LS32)“或”运算的输出作为 DAC1232 的  $\overline{WR1}$  和  $\overline{WR2}$  信号,单片机地址线最低位 A0 接 BYTE1/BYTE2 端。根据图 2,DAC1232 的高 8 位输入锁存器、低 4 位输入锁存器及 12 位 DAC 寄存器的地址分别 8003H、8002H、8000H。由正弦表  $\sin K\theta$  读取的数据已存在 30H、31H 中(其中 30H 为待转换的高 8 位,31H 的高 4 位为待转换的低 4 位),下述程序可实现 D/A 转换:

```

MOV A,30H ;当 A0=1,Y1=0 及  $\overline{P2.7} + \overline{P3.6} = 0$  时
MOV DPTR,#8003H
MOVX @DPTR,A
MOV A,31H ;当 A0=0,Y1=0 及  $\overline{P2.7} + \overline{P3.6} = 0$  时
MOV DPTR,#8002H
MOVX @DPTR,A
MOV DPTR,#8000H ;当 Y0=0,Y1=1 及  $\overline{P2.7} + \overline{P3.6} = 0$  时
MOVX @DPTR,A

```

D/A 转换的输出信号经 OP07 电路产生正弦波测试信号  $X(t)$ 。其频率  $\omega$  由正弦波程序的延时子程序控制。因而可较灵活的改变测试信号  $X(t)$  的工作频率,产生两种不同频率的正弦波测试信号,分别加到电感测量电路的输入端。

### 3.2 电感测量信号 $Y(t)$ 的获取

与  $\omega_1$ 、 $\omega_2$  两种频率的测试信号  $X(t)$  对应的电感测量信号  $Y(t)$ ,经信号调理电路 AD711 缓冲放大后,送入 8031CPU 分别采样,采样点数为每正弦测试信号周期 180 点。为提高精度和满足系统要求,采用 16 位 A/D 转换器 AD7885。AD7885 是美国 AD 公司 16 位快速变化信号精确测量的模数转换器,其转换时间为  $5.3 \mu s$ ,非线性误差  $< 1 \text{ LSB}$ 。AD7885 与 8031 接口电路如图 2 所示,片选端  $\overline{CS}$  接 74LS138 的 Y2,忙信号  $\overline{BUSY}$  接 8031 的 INTO 端,高位字节读允许端 HBEN 接 P1.7,模拟转换起始控制端  $\overline{CONVST}$  接 P1.6,工作过程:当 P1.6 给起始端  $\overline{CONVST}$  一低脉冲,转换即开始, $\overline{BUSY}$  由“0”变为“1”时,8031 产生中断,读取转换结果,程序如下:

工作主程序:	中断子程序
MOV IE,#83H	INTO SETB P0.1,读取 A/D
MOV 50H,#0	转换后数据
MOV 51H,#0	CLR P0.2
CLR P1.6 ;启动 A/D 转换	MOV DPTR,#8400H
MOV 50H,#0	LMOV R0,#50
NOP	

SETB P1.6	OOP MOVX A,@DPTR
WAIT:MOV A,50H;等待	MOV @R0,A
A/D	INC DPTR
转换结束	INC R0
CJNE A,#0,WAIT	DJNZ R1,LOOP
...	RETI
	MOV R1,#2

在中断子程序中,16 位数据分两次被读入 8031,第 1 次读入低 8 字节,地址为 8400H,第 2 次读入高 8 字节,地址为 8401H,并存入 50H(低字节),51H(高字节)单元中。

### 3.3 电感参数值的显示

如图 2 所示 4 位 LCD 驱动芯片 ICM721AM 和 4 位笔画式液显 ED-S805 组成显示电路。ICM721AM 可同时输出 4 位数码的 7 段激励信号,以驱动 4 位数码的显示;8031 的 P1.0 ~ P1.3 口线直接提供 ICM721AM 4 位二进制输入数据,4 位数码的位选输入取决于 P1.4、P1.5 口线;片选信号接 P2.6 和  $\overline{WR}$  端,同时它的 LCD 驱动输出线直接连在 ED-S805 液晶显示器上,显示被测电感的参数值。

### 4 软件设计

正弦表  $\sin K\theta$  预先求出,并存入存储器,列成表格数据,用于直接查询读取。为使整个系统协调工作,并达到要求的性能指标,汇编语言编制的单片机软件流程如图 3 所示。




图 3 主程序框图

### 5 结束语

提出的电感测量系统,充分利用了单片机 8031 的硬件资源,实现电感参数的自动测量和显示。该系统结构简单、操作方便,并具有测量精度高、测量范围宽等优点。

### 参考文献

[1] 何立民. MS-51 系列单片机应用系统设计. 北京:北京航空航天大学出版社,1999:187-191.  
 [2] 王化祥,张淑英. 传感器原理及应用. 天津:天津大学出版社,1997:156-162.  
 [3] 张克彦. MCS-51/96 单片机浮点程序和实用程序. 北京:北京航空航天大学出版社,2001:10:74-78.

# 基于单片机的电感测量系统

作者: [蔺增金](#), [夏善红](#), [杨海钢](#), [陈绍凤](#)  
 作者单位: [中国科学院电子学研究所传感技术国家重点实验室, 北京, 100080](#)  
 刊名: [仪表技术与传感器](#) **ISTIC PKU**  
 英文刊名: [INSTRUMENT TECHNIQUE AND SENSOR](#)  
 年, 卷(期): 2005, (1)  
 引用次数: 1次

## 参考文献(3条)

1. [何立民](#) [MS-51系列单片机应用系统设计](#) 1999
2. [王化祥](#), [张淑英](#) [传感器原理及应用](#) 1997
3. [张克彦](#) [MCS-51/96单片机浮点程序和实用程序](#) 2001

## 相似文献(10条)

1. 期刊论文 [朱海平](#), [张向民](#) [用于WLAN\(802.11b\)基带处理器芯片组的高速ADC及DAC的测试](#) - [电子工业专用设备](#) 2004, 33(5)  
 简要介绍了清华大学微电子研究所设计的用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC, 以及爱德万测试如何使用WVFG/WVFD实现高速ADC/DAC的测试.
2. 期刊论文 [逯波](#), [王洪宇](#), [LU Bo](#), [WANG Hong-yu](#) [ADC和DAC技术在TD-SCDMA基站中应用分析](#) - [吉林工程技术师范学院学报](#) 2008, 24(8)  
 针对TD-SCDMA中的空口部分关键指标要求(输出信号的功率要求、输出信号的动态范围要求、多载波输出信号的峰均比要求、输入信号动态范围、接收机参考灵敏度要求、输入信号的抗阻塞要求)对设计实现中ADC、DAC需要的位数要求进行分析.
3. 期刊论文 [卢庆林](#), [LU Qinglin](#) [DAC, ADC电路的仿真实验研究](#) - [现代电子技术](#) 2006, 29(23)  
 利用EDA技术进行复杂实验的研究与开发, 是改革传统数字电路实验教学模式的有效途径, 能帮助学生熟悉和掌握先进的电路实验方法和技能. 通过实例分析和实验结果对比, 能较快掌握在实践中广泛应用但在做硬件实验中效果不佳的DAC, ADC电路的原理、性能、应用和测试方法.
4. 期刊论文 [纪宗南](#), [Ji Zongnan](#) [具有ADC和DAC的MP3解码器](#) - [电子质量](#) 2001(12)  
 介绍了MP3解码器的特性、工作原理和应用电路. 针对MP3解码器高精度和低功耗的技术要求, 在片内使用一个新型32位浮点DSP核和高效率电源管理技术.
5. 外文期刊 [Ahmed, I.](#), [Johns, D. A.](#) [An 11-Bit 45 MS/s Pipelined ADC With Rapid Calibration of DAC Errors in a Multibit Pipeline Stage](#)  
 <para> A technique to rapidly correct for both DAC and gain errors in the multibit first stage of an 11-bit pipelined ADC is presented. Using a dual-ADC based approach the digital background scheme is validated with a proof-of-concept prototype fabricated in a 1.8 V 0.18  $\mu\text{m}$  CMOS process, where the calibration scheme improves the peak INL of the 45 MS/s ADC from 6.4 LSB to 1.1 LSB after calibration. The SNDR/SFDR is improved from 46.9 dB/48.9 dB to 60.1 dB/70 dB after calibration. Calibration is achieved in approximately  $4 \times \text{clock cycles}$ . </para>
6. 期刊论文 [陈启星](#), [罗启宇](#), [陈叶](#), [Chen Qixing](#), [Luo Qiyu](#), [Chen Ye](#) [置换式DAC和ADC及实现对数压缩率的方法](#) - [数据采集与处理](#) 2007, 22(1)  
 提出了一种电阻链置换式分级并行转换的新原理, 由此产生了置换式DAC和ADC: (1) 置换式DAC, 通过 $m$ 级 $\times n$ 位电阻链的置换, 直接将数字信号转换成模拟电压信号, 而不要转换成电流的中间环节, 其电流仅需当前DAC的电流的  $1/2m \times n$ ; (2) 置换式ADC, 以组成 $m$ 级 $\times n$ 位ADC为例, 仅需一套 $n$ 位的全并行式ADC, 直接将模拟电压信号转换成数字信号; (3) 可以构造出对数置换式ADC和DAC, 远优于当前采用的A压缩律和 $\mu$ 压缩律的ADC. 在语音通信中构造出8位对数压缩律的ADC, 在信号动态范围为100 dB的条件下, 对数置换式ADC的信噪比高达31.2 dB.
7. 外文会议 [Hanjun Jiang](#), [Degang Chen](#), [Geiger, R.L.](#) [Deterministic DEM DAC Performance Analysis](#)  
 A rigorous and complete analysis of the deterministic DEM (DDEM) DAC performance is presented. With this analysis, DDEM DAC's equivalent linearity as ADC static linearity test stimulus source can be precisely predicted. Simulation result is given to validate this theoretical analysis.
8. 外文会议 [Putter, B.M.](#) [/spl Sigma//spl Delta/ ADC with finite impulse response feedback DAC](#)  
 A continuous-time  $1 \text{ b} / \text{spl Sigma} // \text{spl Delta} / \text{ADC}$  with a finite impulse response DAC in the feedback path is presented. The FIRDAC reduces the susceptibility to clock jitter by 18 dB while maintaining linearity. S/N ratio is 77 dB in a 1 MHz bandwidth, and IM2 and IM3 are 77 dB and 82 dB, respectively. The 0.18  $\mu\text{m}$  CMOS chip consumes 6.0 mW.
9. 外文会议 [Ampe, J.](#), [Thai, V.](#), [Buchner, S.](#), [Kniffin, S.](#), [Johnson, W.N.](#) [COTS ADC & DAC selection and qualification for the GLAST mission](#)  
 Low-voltage low-power ADCs were radiation tested for selection to use on calorimeter instrument of the gamma-ray large area space telescope (GLAST). The GLAST instrument detects the most energetic photons, gamma rays, and pinpoint their source direction and energy. The GLAST instrument has a low-Earth orbit with an expected lifetime total-dose radiation exposure less than 5 krad. Both the Maxim MAX145 and MAX1241 CMOS ADCs were tested to be single event latchup (SEL) immune to an LET of 60 MeV/mg/cm<sup>2</sup>. The MAX145 is used on the GLAST instrument. A companion device MAX5121 was selected as the flight DAC that also did not show SEL to 60 MeV/mg/cm<sup>2</sup>. In presenting the data from all the ADCs and DACs tested, and explaining our test and qualification process, we hope to aide other designers with this difficult process.
10. 外文会议 [Wei Jiang](#), [Vishwani D. Agrawal](#), [Institute of Electrical and Electronics Engineers, Inc.](#) [Built-in Self-Calibration of On-chip DAC and ADC](#)

Linearity measurements are significant for assessing the performance of a modern mixed-signal system-on-chip. In this paper a new built-in self-test (BIST) scheme is presented for testing and calibration of on-chip high-resolution digital-to-analog converters (DACs) and analog-to-digital converters (ADCs) for better linearity using sigma-delta modulator and low-resolution dithering DAC. Ramp signals are used as testing stimuli and responses of DAC-under-test (DUT) are measured by a first-order 1-bit sigma-delta modulator with high oversampling rate (OSR) and a low-pass digital filter for noise cancellation. A polynomial fit algorithm is used to characterize DAC and to obtain calibrating coefficients that determine whether the DUT passes or fails the test. DUT output error is compensated for by a dithering DAC with dynamic element matching (DEM) technique, which is controlled by the calibrating coefficients, to reduce the integral non-linearity (INL) error. Simulation results show that a sigma-delta modulator with effective number of bits (ENOB) equivalent to 17-bit ADC and a 6-bit low-cost dithering DAC are sufficient to calibrate a 14-bit high-resolution on-chip DAC such that the maximum INL error is reduced from 3 LSB to approximate 0.25 LSB. Testing and calibration of on-chip ADC using the same scheme is also discussed.

#### 引证文献(2条)

1. 苏宗巧, 范志杰, 李智 基于高速数据采集卡的电感测量系统[期刊论文]-桂林电子科技大学学报 2007(01)
2. 郭明良, 王朋 矢量乘法器的电感参数测量方法[期刊论文]-黑龙江科技学院学报 2009(4)

本文链接: [http://d.g.wanfangdata.com.cn/Periodical\\_ybjscyq200501015.aspx](http://d.g.wanfangdata.com.cn/Periodical_ybjscyq200501015.aspx)

下载时间: 2010年1月5日