• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

UC3879不能移相,外部同步时钟给定的问题

1.四路脉冲都可以输出,但不能移相(调节comp端电阻和Uin,且采用内部同步时钟时移相角均没有变化)、

求助各位大虾,为何不能移相??!!谢谢!!!

PS:CS端断开,这儿有问题,不知这有没有问题;

2.我用DSP芯片给3879提供占空比为50%的方波作为外部同步时钟时,输出十分混乱!占空比在5%左右时变正常了,为何?

谢谢!!


全部回复(8)
正序查看
倒序查看
kfzyly
LV.4
2
2013-09-09 11:06

我也用过同步输入,不太理想。不知你现在解决没有。

0
回复
hwlofscut
LV.1
3
2013-11-28 15:17
@kfzyly
我也用过同步输入,不太理想。不知你现在解决没有。
解决了,呵呵,用CPLD解决的
0
回复
kfzyly
LV.4
4
2013-11-28 16:19
@hwlofscut
解决了,呵呵,用CPLD解决的

能稍微介绍一下吗?

0
回复
hwlofscut
LV.1
5
2013-12-01 10:55
@kfzyly
能稍微介绍一下吗?
因为我的频率周期分辨率要求很高,采用DDS+CPLD解决了。
0
回复
kfzyly
LV.4
6
2013-12-02 06:40
@hwlofscut
因为我的频率周期分辨率要求很高,采用DDS+CPLD解决了。
同步的信号的电平、脉宽有什么要求呀?我实验是用的信号发生器,电平与脉宽都调了,怎么试都不行,能跟我介绍一下吗?谢谢!
0
回复
hwlofscut
LV.1
7
2013-12-10 11:11
@kfzyly
同步的信号的电平、脉宽有什么要求呀?我实验是用的信号发生器,电平与脉宽都调了,怎么试都不行,能跟我介绍一下吗?谢谢!
看数据手册啊,都有写。正脉宽400ns~600ns,电平cmos、TTL都可以的。
0
回复
kfzyly
LV.4
8
2013-12-11 21:13
@hwlofscut
看数据手册啊,都有写。正脉宽400ns~600ns,电平cmos、TTL都可以的。

我用信号发生器发生器输出的信号,作为同步信号,为什么不行呢?

0
回复
hwlofscut
LV.1
9
2014-01-03 21:50
@kfzyly
我用信号发生器发生器输出的信号,作为同步信号,为什么不行呢?
正脉宽宽度满足要求?是否有驱动电阻接地?如果这些都满足要求是不可能没有输出的
0
回复