【10周年】用simplis验证环路理论（四）

首先我们来看一个简单的电压型控制buck

那么在确定环路参数之前，我们先来看从运放的输出到buck的输出的bode图

如何测试，看下图

希望师长能讲解一下flyback，光耦反馈，输出端还加有LC滤波，这种系统的环路该如何仿真啊

这是仿真结果

从这个结果我们可以看到，运放输出到buck输出的bode图，这个图中可以得到以下信息：

直流增益为24db左右

在1K~2K之间有一对双极点，在10K~20K之间有一个零点。

从前面的帖子可以得知实际上

双极点位置：1.6KHz

零点位置：16KHz

得知这些信息之后，我们就要开始设计反馈参数了。

首先：我们要确定采样电阻的大小(R3,R4)

第一步，确定R3,R4的比例，这个容易，根据基准电压和输出电压，很容易就能得到。

第二步，确定R3,R4确切的值，那么先要知道这个运放的输入偏置电流Ibias。知道Ibias之后，你就要保证采样电阻上的电流是Ibias的一千倍以上。这样才能保证Ibias不影响你输出电压的精度。

假如这个运放的Ibias最大是1uA， 那么采样电阻上的电流应该大于1mA.

那么下一步，就要确定，你期望中的环路波特图。

首先我们需要明确几点：

1.开关电源环路的带宽应该选多大？从理论上来说，开关电源的最大带宽可以做到开关频率的1/6-1/3.但是实际上，通常控制在开关频率的1/10之内。在这个例子里，开关频率是500Khz，那么我们把带宽控制在50KHz之内。

2.环路的主要稳定判据？环路的稳定判据为，在增益0db处，相位余量要超过45度。如果简单的从增益曲线来判断，就是要求增益曲线穿越0db线的时候，以单极点特性（20db/10倍频）曲线穿过。而且如果接下去高频处还有极点的话，这个极点应该高于带宽频率10倍以上。

我们看上面的bode图，可以发现，从16Khz之后，该bode图增益曲线就是单极点特性了。

而且可以看到，在50Khz处，该增益大概为-25db。

那么如果，我们把这个增益曲线整体上抬25db，理论上来说，穿越频率就会在50Khz，而且是以单极点特性穿越的。

接下去，我们就要来设计环路补偿来符合上面的思路。

按照上面的原理图，我们采用一个简单的RC补偿，也即是有一个零极点，一个零点。

假如我们选这个零点处于低频处，来抵消这个零极点。

这里先选C2=100nF

接下去确定补偿带来的增益平台，也就是R7/R3，上面我们说到，这个增益平台需要25db，也就是17.88.那么如果R3是20K，R7就要选356K。

那么可以的根据C2，R7得到那个零点为4.5Hz

那么我们先来测试一下，单纯的运放电路的bode图

看一下bode图

可以看到，零点的位置，增益平台的大小，符合上面的理论设计。 

最后，我们来看一下最终的bode图，测试电路如下：

bode图结果如下：

可以看到，穿越频率为50Khz左右，相位余量大概为72度，满足理论设计。

最后附上电路图，供有兴趣的朋友自己玩玩。

voltage mode buck 

接下去，我们来看看电流型控制boost

我们先来看误差放大电压到输出的bode图

看bode图，可以看到，在10K之前，基本上是单级点特性。

10K以后包含了，esr零点，右半平面零点，和一个斜率补偿带来的极点。

显然，我们可以先尝试采用一对零极点的补偿方式。

让闭环之后的带宽小于10K。

也就是加一个零极点，还有一个低频零点。

不过需注意的是，在10K左右，上面曲线的增益还没有降到零。

那么必须注意R7要小于R6.

那么以下图为仿真对象：

得到bode图

可以看到穿越频率为1K多，而且相位余量接近90度。

既然相位余量有足够大，那么考虑增大带宽。

把R7改为75K，得到bode

从这张图可以看到，带宽增加到7K左右，而相位余量降到60度。

这个依然满足要求，但是看相位到达0度的频率点，增益大概为-6db。

这个就是所谓的增益余量，-6db。而通常要求-12db才显得可靠。（这个标准不是一定的，通常来说-6db是可以接受的，但是保守来说，可以选择-12db）

为了解决这个问题，我们来增加一个极点（C3)

来看bode图

可以看到，增益余量接近-12db，但是可惜的是，相位余量降到40多度。

但是显然这些都是要折衷考虑的。