先上图
全桥驱动中多管并联中的一个桥壁，为什么在最后一个管子的栅极驱动中加RC电路？
放电也不会用C吧，而且为什么只有这一个离驱动芯片远的,,MOS有，比的都没有。
我想可能是减小du/dt吧
这搞法不对吧，RC加大了栅极电容，使得MOS开通和关断速度都变慢。
而且并联管单独加一管RC，RC的时间常数使得此管和其他管不同步，开关速度都要慢于其他无RC的管。
除非这个电路是为了达到特殊目的，否则这样的搞法对电路的性能和效率都是相当有害的。
可能这个图画错了，估计RC应该是并接在MOS的D,S脚上的。MOS的DS接RC是吸收电路。
你图上相当于每个都加上了，公用一个而已
同一个网络