• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

如何降低反激电源MOSFET的VDS（尖峰）？罗列方案

如何降低反激电源MOSFET的VDS（尖峰）？罗列方案
全部回复(7)
正序查看
倒序查看
rockyy
LV.6
2
2013-11-20 22:12

1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率

2.调整变压器的结构，降低变压器的漏感

3.PCB的layout也会影响VDS的电压

4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰

0
回复
flute
LV.8
3
2014-02-13 16:55
@rockyy
1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率2.调整变压器的结构，降低变压器的漏感3.PCB的layout也会影响VDS的电压4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰

FET驱动电阻或者二极管/三极管(驱动线路）（决定on/off)对VDS影响大吗？

 

up!

0
回复
湖之一二
LV.8
4
2014-02-22 00:17
@rockyy
1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率2.调整变压器的结构，降低变压器的漏感3.PCB的layout也会影响VDS的电压4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰
在DS间并电容
0
回复
rockyy
LV.6
5
2014-02-24 22:17
@flute
FET驱动电阻或者二极管/三极管(驱动线路）（决定on/off)对VDS影响大吗？ up!
这个驱动电阻决定了驱动的快慢，对EMI和整机效率的影响较大，应该对VDS的波形没什么关系吧
0
回复
flute
LV.8
6
2014-02-27 08:48
@rockyy
这个驱动电阻决定了驱动的快慢，对EMI和整机效率的影响较大，应该对VDS的波形没什么关系吧
当然有关系
0
回复
flute
LV.8
7
2014-02-27 08:50
@湖之一二
在DS间并电容

FET本身的Cgs,Cgd影响FET的VDS么，有多大影响呢

0
回复
风定人非在
LV.6
8
2014-02-27 21:14
@rockyy
1.调整RCD吸收回路，加大吸收电容，可以吸收尖峰，但是会影响效率2.调整变压器的结构，降低变压器的漏感3.PCB的layout也会影响VDS的电压4.输出二极管选择反向恢复时间较短的肖特基，这个可能会引起开关管导通时会产生一个尖峰
0
回复
工程师都在看
【 DigiKey DIY原创大赛】无频闪台灯改装
hellbaron
【 DigiKey DIY原创大赛】基于TouchGFX的无线手势音乐播放器之介绍二
lihui710884923
【 DigiKey DIY原创大赛】综合帖-解压小工具
无言的朝圣
【 DigiKey DIY原创大赛】基于反激式开关电源的手机充电器设计（三）高频变压器设计和绕制篇
砖一谈芯
【 DigiKey DIY原创大赛】基于STM32的直流生理电刺激治疗仪
大_树
立
即
发
帖