十层板 层叠结构： 上面有FPGA DSP CPLD、 ARM 蛮复杂的
、板子不是我画的，我分析了下它的布线技巧，有些感悟，写下来跟大家分享下：
1.顶层和底层基本不走信号线，基本上用来扇出器件的引脚后，立即打过孔到中间层去走。一些不关键的信号线，可以在这两层走走，但是很少。
原因：顶层和底层的阻抗不容易控制。高速信号线在这两层走的话，也不利于EMC。
2.电源线： 几乎全部是用粗的铜皮做连接。
原因：这样做的好处无疑是有利于大电流流过。我们通常是画线的，这样虽然容易布线，效果没有铜皮来的好。
3.从DAC 到FPGA的数据线(单端)：
为了等长，有的走了蛇形线，除了在走线起始位置处为了扇出而打的过孔外，全程都没有打过孔，有利于信号完整性的保持。
4.从DAC 到FPGA的时钟线(差分)
严格等长和对称
5. 电源平面。
有两个电源平面。电源种类太多，5\3.3\2.5\1.4\1.8\1V 、 有一个平面做了分割，分割的技巧是 根据某个IC主要是哪个电源供电，就分一大片铜皮作为该电源。直接从电源引脚扇出过孔打到该电源平面的相应区域上。另一个平面基本保持完整的3.3V。
6.地平面。
板上有模拟地和数字地，在两个地平面上都做了分割。但是，由于模拟地出自四片DAC，在布局的时候把它们布到了板子的边缘，这样AGND 只占了一小部分，DGND占据板子的绝大部分。因此，地平面的完整性保持的很好。而且没有任何信号线，跨越这两个分割平面。
7. 关于多层板中，有了专用的地平面，那么顶层和底层中 还需要铺地吗?
在这个板子中是铺了的。通过过孔和下面的地平面相连接。我觉得这是很合理的，一方面是为了更好的信号回流，另一方也为了美观。我看过一些人说不必铺地，始终有所怀疑。因为我见过的四层板、六层板，顶层和底层都是铺地了的。
8. 中间的信号层，只允许走信号线吗?能不能走电源线和地线呢?
可以。信号层中可以有GND的铜皮，也可以有电源的铜皮。但是电源层和地层中就不要走信号线了。
9. 关于阻抗匹配的计算。
这是个困惑我很久的问题，我以前一直不知道怎么做阻抗匹配，最近看了王剑宇的一本《高速电路设计实践》，有点恍然大悟的感觉。
(1)哪些线需要做阻抗匹配?
信号上升沿变化很快，而信号线又比较长，满足高速信号的定义(随便哪本高速电路的书籍都能找到)就要考虑给传输线做阻抗匹配。
单端信号一般做50欧姆，差分信号有做90欧姆的。一些很短的线或者速度不是很快的线不必做阻抗匹配。
(2)怎么做阻抗匹配?
首先确定好叠层结构后，向线路板厂商，要一些资料，这些资料包括：绿油的介电常数，PP片的厚度、铜线的厚度、板材的介电常数。
剩下的交给阻抗匹配工具软件如 SI 9000，去计算就行了。 单端信号线我们一般是得到在以多宽的信号线去画的时候，正好是传输线阻抗为50欧姆。
差分信号线，我们除了考虑信号线的宽度外，还会得到，差分线之间的距离。
10. 在高速电路设计和多层板设计中，Allegro 的优势不是 AltiumDesigner 所能比拟的。超强的规则约束是最大亮点。还有使用起来，Allegro 给人的感觉就是快。比如你想关掉Allegro 花掉的时间和关掉AD 的时间，就能感受出来。不过对于我这个用惯了AD的人来说，要转Allegro,真是蛋疼!
