• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

标题:120W APFC+QR-Flyback EMI 150K-1M干扰严重之诱因

电源参数：Input/90-265V  Output/43V  最大恒流2.5A （恒流点Adj）   效率 /MAX 89.4@265VAC 

经过几番的整改，发现CE 150-1M的干扰比较严重，PK值与AV值重叠，AV值余量非常小，PK值有6DB余量，目前

EMI器件的匹配加量比较重：

    整流前级10MH+474+20MH+224     整流后级 π型 474+200UH+474     Y对地222   初次级Y332    

    PFC电感外铜箔接地   变压器外铜箔接地

虽然加大EMI阻抗匹配的量或者是EMI器件位置的调整，对CE有改善，但真正的诱因不在此，可能与变压器 整流管反向恢复  MOS dv/dt都有关系，

我用示波器形成接地环分别靠近APFC电感    变压器    次级整流管， 发现APFC电感的干扰反而非常小，最大是变压器， 次之是整流管。

欢迎大家提出宝贵的建议！

 

 

全部回复(10)
正序查看
倒序查看
daihui713
LV.6
2
2014-05-09 21:37

看着帖子快要沉了，自己来顶一个。

方案搭配：昂宝6563+2203， 磁芯搭配：PQ2620+PQ3230

本身反激的效率就不高，似乎这个功率段用反激来做不怎么占优势

0
回复
2296180
LV.1
3
2014-05-10 10:22
@daihui713
看着帖子快要沉了，自己来顶一个。方案搭配：昂宝6563+2203，磁芯搭配：PQ2620+PQ3230本身反激的效率就不高，似乎这个功率段用反激来做不怎么占优势

QR模式的传导难过，电源结构没问题，主要是变压器。你Y电容加得太大了，可试着把Y电容减小再测试看下和现在加大后Y有多大区别，如区别不大那就是变压器的绕制方式问题。

0
回复
daihui713
LV.6
4
2014-05-10 21:11
@2296180
QR模式的传导难过，电源结构没问题，主要是变压器。你Y电容加得太大了，可试着把Y电容减小再测试看下和现在加大后Y有多大区别，如区别不大那就是变压器的绕制方式问题。

变压器： 初—屏蔽绕组—次—反馈绕组—初，

0
回复
DJ129321
LV.3
5
2014-05-11 22:39
@daihui713
看着帖子快要沉了，自己来顶一个。方案搭配：昂宝6563+2203，磁芯搭配：PQ2620+PQ3230本身反激的效率就不高，似乎这个功率段用反激来做不怎么占优势
有同感，先开启PWM再启动PFC这样的过程产生音频。反馈部分用LM258+431非常难调！！
0
回复
daihui713
LV.6
6
2014-05-12 08:59

个人认为： 

    QR的满载选择第一个接近零的谷底ZVS，此时如果LP电流为零的话，将会同时出现接近零ZVS和ZCS。此时损耗和干扰最小。如果负载越小，系统降频，Toff增大，就会依次选择第二个 第三个谷底ZVS，由于是在LP退磁完并延时之后的ZVS，此时LP的电流早已恢复到零状态，所以此时可能就是DCM的模式，

   由于我在退磁绕组检测脚DEM对地并了一个小电容，延时谷底检测，导致满载时并未在第一个谷底ZVS，所以效率和EMI可能会稍稍差点，

0
回复
daihui713
LV.6
7
2014-05-12 09:37
@DJ129321
有同感，先开启PWM再启动PFC这样的过程产生音频。反馈部分用LM258+431非常难调！！

你还用工业级的，  可以试试AP4310，蛮好的

 

0
回复
jaunt
LV.4
8
2014-05-13 16:13
@daihui713
看着帖子快要沉了，自己来顶一个。方案搭配：昂宝6563+2203，磁芯搭配：PQ2620+PQ3230本身反激的效率就不高，似乎这个功率段用反激来做不怎么占优势

变压器的感量变化一下，把该频点向后跳一下。

0
回复
daihui713
LV.6
9
2014-05-13 18:10
@jaunt
变压器的感量变化一下，把该频点向后跳一下。

 嗯 回头试试，多谢。目前开关频率70K

0
回复
DJ129321
LV.3
10
2014-05-13 23:08
@daihui713
个人认为：    QR的满载选择第一个接近零的谷底ZVS，此时如果LP电流为零的话，将会同时出现接近零ZVS和ZCS。此时损耗和干扰最小。如果负载越小，系统降频，Toff增大，就会依次选择第二个第三个谷底ZVS，由于是在LP退磁完并延时之后的ZVS，此时LP的电流早已恢复到零状态，所以此时可能就是DCM的模式，  由于我在退磁绕组检测脚DEM对地并了一个小电容，延时谷底检测，导致满载时并未在第一个谷底ZVS，所以效率和EMI可能会稍稍差点，
DEM对地接小电容主要考虑负压的影响？
0
回复
daihui713
LV.6
11
2014-05-13 23:42
@DJ129321
DEM对地接小电容主要考虑负压的影响？

负压倒不担心，IC内部处理。 DEM脚并小电容主要是考虑到想完全在谷底开启，因为IC内部退磁后下降沿的检测与75MV的基准比较，担心在半坡就ZVS了，所有想加个PF小电容延时一点

0
回复
工程师都在看
Vishay封装技术革新，带来设计全面提升！
小编推荐
【 DigiKey DIY原创大赛】一种小型卫星基站设备
26684
【深度剖析】带你玩转工业物联网设计，实现安全与效率并重！
电源网-fqd
【 DigiKey DIY原创大赛】板级负载测试工具
快乐的小天使
【 DigiKey DIY原创大赛】全数控逆变器
三棵树
立
即
发
帖