最近做了一个DC-Dc隔离升压电路12V升17V、0.4A,芯片最大耐压60V、4A,工作频率400kHZ;变压器匝比Np:Ns为20:36,磁芯EE16;测试时发现内置MOS的Vds电压在50V左右,变压器改了很多次Vds的波形尖峰仍然很大;
大家有没有遇到这样的情况,有没有什么方法改善Vds波形的尖峰电压
Vds波形图:
原理图:
您好 请问D35假如用肖特基 速度快的话会有什么问题呢?
您好,请问这个芯片能做降压输出吗?变压器的计算公式可以告诉下谢谢!!非常感谢!!!