如何提高DC-DC的效率

升压不如用34063 效率应该有85以上的

要隔离,其耐压2000VDC

那就不要说什么输入 9-18V 输出 19V啊
看了都误会

目前效率也到75%,还能提高吗?

开关频率好高,在3843后加级推动吧,把上升,下降沿时间减少.用什么功率管?

你这个可以做到80%.MOS管可以用IRF540N.

体积有要求:25．4X50．8X12,IRF540N放不下啊．

标准的1*2*0.5inch模块.75%的效率是低了,注意启动电路和3843工作时的损耗.

谢谢!启动电阻为两个7.5K的电阻并联,电阻再小,9V电压输入时3843无法启动,3843的工作电压约为14-15V,不知还有何改进?

用的是IRFR024,DPARK封装

效率那样低 mos不就很烫?

MOS温升43度.

隔离耐压500VDC时,效率可到78%.

你的mos的温升很低呀 灌胶后成品表面温升应该会降得更低的 如果要提升效率可以考虑用电流变压器
我目前也是在制作类似的产品  要不要留下msn一起来聊聊

我门的其它高一点的产品,效率均在80%以上,只是12V输入较低.

主要表现为分散省耗,并未集中在一个器件上.

所谓高一点的产品是指输入电压比较高一点的?比如:18~36v 36~72v  
还是比较高价位的?
最近我有做个输入9~18v 输出5v/2a 输入9v时效率80% 但是输出5v/3a时 效率只有77%但是mos温升太高 10w时mos温升只有40度  但是15w温升就高达70度了 效率不是很低 不知道是什么原因

之前我也有制作vin9~18 vout24v/420ma 效率都有82% 依你目前用的变压器绕线空间足够 开关频率可以不须用到300KHZ 高频化并不会比较好
且这个CASE空间又不大 EMI较难处理...

频率降到200KHz时,效率没有提高,耐压低时效率要高些,通过改进变压器,可以提高到80%,此产品要求耐压为2000V,变压器相对难做,有何办法?

试着用"0"种的U.E.W线材绕制 这种材质在100KHZ以上的特性不错 且一般在不含浸下也能承受得了3KVDC的HI.POT
我也有些问题想请教您: 是否能帮我看看为何我的MOS温升会如此高 我也有试过用IFRF024制作 VDS的尖波也没有超过50V
通常10W的温升还能接受 但是12W以上时温升就相当高了 用示波器看MOS看点波形都没有异常 我是用单端反激制作 Fsw:200khz

加大铜皮,正反都要,同时将一部分热量转移到变压器上,我的MOS栅极电阻为0.5欧.

mos那一面我有加大铜皮 反面没有 如果反面加大铜皮那是否要灌很多孔将正面铜皮热量传导到反面铜皮呢?
至于要如何将部份能量转移到变压器呢?初级线圈的一端我是直接接在mos的泄级上(也是正面的铜皮) 这样是否可行呢?
我的mos栅级电阻为10欧姆 栅源级间有个20k欧姆 栅级电阻10欧是否太大? 请多指教

是要许多孔,10欧电阻也可以,我的栅源电阻为30K,我所指的热量转移,是指将工作状况向连续方向靠.

"工作状况向连续方向靠"的意思是指:工作在连续模式ccm吗?
本来设计时都是设计成输入低压时满载为ccm

我觉得磁芯材料的Ui值取小一点可能效率会更高
电感量不要太大

是同步整流吗,用正激加同步整流,应能做到85%以上.

我们的设计思路是一样的,也许你的效率测试不准确,我是用胜利的4只四位半数字表测的.我的变压器初级6T,电感量5uH,漏感0.08uH,是用精密数字电桥测的.

我也是四位半的电表测的(每年都有经过ISO验证调整) 且电感量是用HP的LCR测的 初级也是6T 电感量6UH 基本上效率都有80% 只是MOS的温升太高 想请教一下 上次你说的正面反面都用大铜皮帮助MOS散热 那散热用的铜皮是否需要加隔离层 还是直接裸露呢?

直接裸露,通过PCB板的过孔相连.

成本啊,就这东西还用同步整流,不如上街买烤红薯赚钱快.

谢谢你的答覆 这几天来试试看
对了  依你设计的输出电压来看 一般输出电压愈高效率愈佳 但是如果次级整流二极体Vf过高或是一般的快速二极体 可能效率就大打折扣
若是成本许可  优质的 Schottky Diode能提升一些效率  以这种case来看 要用正激还可以 但是再加上同步整流 成本及layout都是很大的问题
反激要用同步整流 似乎非常难调校 在ccm的模式下更难.....
所以一般我大都是从mos 二极体 检测电阻方面部份的提升效率