0
回复
收藏
点赞
分享
发新帖
论坛首页
SG6848 的問題請教
SG6848 的問題請教
請教各位如何降低我 MOS Vds 的端spike voltage 如附圖
1109923124.pdf
全部回复(4)
只看楼主
正序查看
倒序查看
现在还没有回复呢,说说你的想法
jimno1
LV.3
2
2005-03-04 16:00
附圖為 MOS的 Waveform
1109923197.tif
0
回复
提示
frank.lin
LV.4
3
2005-03-05 13:49
调整您的SNABBER
或者在变压器设计的时候降低漏感
现有LD7550和6848
PIN TO PIN
ESD加强
空载频率在20KHZ以上,没有噪音,空载功耗更低
VCC可承受36V,比较不容易击穿
有需要可以联系我
83732696-221
0
回复
提示
binliy
LV.2
4
2005-03-07 12:58
@jimno1
附圖為MOS的Waveform1109923197.tif
请同时给出gate端波形,我个人认为你的gate到MOSFET延时较大,测一下SG6848的工作频率?看是不是75K,我怀疑你的频率低了
0
回复
提示
咖啡猫
LV.3
5
2006-06-20 21:02
请问:MOS与限流电阻之问串一颗BE CORE是起什么作用的?
另外,你可以加大限流电阻试试
0
回复
提示
工程师都在看
【 DigiKey DIY原创大赛】基于TouchGFX的无线手势音乐播放器之介绍一
lihui710884923
【 DigiKey DIY原创大赛】基于TouchGFX的无线手势音乐播放器之介绍二
lihui710884923
【 DigiKey DIY原创大赛】3、过程篇-手势传感器的使用
无言的朝圣
【 DigiKey DIY原创大赛】基于反激式开关电源的手机充电器设计(二)PCB Layout篇
砖一谈芯
如何使用伯德图进行电路稳定性分析(1)
听风织云
精华推荐
换一换
立
即
发
帖