高压MOS脚距与电气间隙

一直不理解的是：

画PCB时要求间距1mm/100V，或者根据安规上电气间隙，爬电距离要求，

但几乎所有MOS都不满足这个规定，比如一些插件的MOS管，

如Microsemi的1200VMOS APT4F120K  其封装是TO-220，脚中心距是2.54mm，边距大约有1.5mm，

封装的边距不到1mm，怎么可能承受1200V耐压？？

如果这个是可以承受的，那么我们画PCB所遵守的规则是不是有很大的扩展空间？

请指教，非常感谢。