对于MOSFET雪崩测试原理如下图所示，对于MOS给栅极一定宽度的脉冲，让MOS导通，此时VDD给电感充电，电感电流由右向左，电感储存一定能量。当栅极信号关断后，由于电感保持原来的电流方向不变进行放电，放电的电流方向与二极管方向相反，此时DS两端电压等于电感感应电动势Vl与电源电压VDD之和，即：VDS=Vl+VDD，Vl=Ldi/dt。当电压达到一定阈值时，MOS发生雪崩击穿，DS导通，电感通过MOS进行电。此时MOS发生雪崩前的电压VDS即为雪崩电压，在一个栅极脉冲下击穿后电感放电电流为单脉冲雪崩电流。
其中
以NMOS为例，MOSFET等效模型中含有一体二极管与寄生三极管BJT-NPN,当MOS在大电流情况下关断，由于外部感性负载产生感应电动势，此时漏源极会出现较高的电压变化率dVDS/dt,结电容Ccb中即产生位移电流i=Ccb*dVDS/dt，若电流 i 超于一定值时，电阻RB两端超过寄生三极管开启阈值（0.3~07V），寄生三极管导通，集电极电压快速返回值基极开路时的击穿电压，此时MOS发生雪崩击穿。
而对于MOS输出特性曲线ID-VDS而言，当ID随VDS电压升高达到极限时，器件内部电离作用加剧，出现大量的空穴电流流过RB,寄生三极管基极电压抬高，三极管导通，MOS此时亦会发生雪崩击穿。
此外，若体二极管漏电电流过大，RB使得寄生三极管基极电压抬高，三极管导通，MOS此时同样可以发生雪崩击穿。
故综上所述，由感性负载带来的过高的体二极管电压变化率dVDSdt、高电离电压电流及过大的体二极管漏电电流都会引起寄生三极管的导通，继而令器件发生雪崩击穿。
