• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

电容的作用

各位大神,麻烦问一下,这个电路的有什么作用呢?并且电路中的电容起什么作用呢?
全部回复(12)
正序查看
倒序查看
houran77
LV.6
2
2019-12-26 17:57

看着像是对110V供电做动态取电流,开机瞬间,或者110V有大的动态电压跌落和过冲等。

就放个图,不做功能上的说明,那没法给解释。

0
回复
11455355
LV.9
3
2019-12-26 23:40

像是软启动或者芯片复位电路,110V上电,C初始充电电流大,使得两个三极管正偏导通,光耦发射端被短路,光耦得不到触发电流,IO端低电平无输出,

当C充电到接近饱和程度,充电电流下降,三极管转入负偏截止,光耦发射端有电流通过,IO端高电平输出。

C和周边电阻以及两只NPN三极管形成延时电路,延时开,通过光耦隔离输出,具体延时时间常数,由C的容量和周边电阻的阻值决定。这个电路典型特点是IO输出高电平比110V上电晚,符合软启动电路和芯片复位电路基本特征。

0
回复
2019-12-27 09:27
@houran77
看着像是对110V供电做动态取电流,开机瞬间,或者110V有大的动态电压跌落和过冲等。就放个图,不做功能上的说明,那没法给解释。
功能就是采集继电器触点110V电压信号的
0
回复
2019-12-27 09:29
@11455355
像是软启动或者芯片复位电路,110V上电,C初始充电电流大,使得两个三极管正偏导通,光耦发射端被短路,光耦得不到触发电流,IO端低电平无输出,当C充电到接近饱和程度,充电电流下降,三极管转入负偏截止,光耦发射端有电流通过,IO端高电平输出。C和周边电阻以及两只NPN三极管形成延时电路,延时开,通过光耦隔离输出,具体延时时间常数,由C的容量和周边电阻的阻值决定。这个电路典型特点是IO输出高电平比110V上电晚,符合软启动电路和芯片复位电路基本特征。
意思就是电容充电的过程中有电流流过?两个三极管就会相应的导通?当电容充满电之后,电容右端的电压变低,所以三极管就截止了。
0
回复
2019-12-27 09:32
@11455355
像是软启动或者芯片复位电路,110V上电,C初始充电电流大,使得两个三极管正偏导通,光耦发射端被短路,光耦得不到触发电流,IO端低电平无输出,当C充电到接近饱和程度,充电电流下降,三极管转入负偏截止,光耦发射端有电流通过,IO端高电平输出。C和周边电阻以及两只NPN三极管形成延时电路,延时开,通过光耦隔离输出,具体延时时间常数,由C的容量和周边电阻的阻值决定。这个电路典型特点是IO输出高电平比110V上电晚,符合软启动电路和芯片复位电路基本特征。
那就是相当于下面这个电路就是起一个上电瞬间增大输入采集电流的功能,等三极管截止之后,这个电路就没有作用了,是吧?
0
回复
2019-12-27 10:42
@11455355
像是软启动或者芯片复位电路,110V上电,C初始充电电流大,使得两个三极管正偏导通,光耦发射端被短路,光耦得不到触发电流,IO端低电平无输出,当C充电到接近饱和程度,充电电流下降,三极管转入负偏截止,光耦发射端有电流通过,IO端高电平输出。C和周边电阻以及两只NPN三极管形成延时电路,延时开,通过光耦隔离输出,具体延时时间常数,由C的容量和周边电阻的阻值决定。这个电路典型特点是IO输出高电平比110V上电晚,符合软启动电路和芯片复位电路基本特征。

 

有图中电阻在,即使是两个三极管正向导通,光耦发射端也不会被短路.请解惑。

0
回复
11455355
LV.9
8
2019-12-27 11:35
@Mars专属
意思就是电容充电的过程中有电流流过?两个三极管就会相应的导通?当电容充满电之后,电容右端的电压变低,所以三极管就截止了。
是这个意思
0
回复
11455355
LV.9
9
2019-12-27 11:40
@最靓的仔
[图片] 有图中电阻在,即使是两个三极管正向导通,光耦发射端也不会被短路.请解惑。
或者我的描述不确切,准确说这个电路光耦发射端永远不会被短路,只是C充电时,110V通过这个电阻和三极管被旁通,使得光耦发射端得不到足够的电流,光耦不会被触发。
0
回复
2019-12-27 13:43
@11455355
或者我的描述不确切,准确说这个电路光耦发射端永远不会被短路,只是C充电时,110V通过这个电阻和三极管被旁通,使得光耦发射端得不到足够的电流,光耦不会被触发。

①因为C充电串联有电阻,其电流不会很大,除非电阻很小,电流过大导致供电的110V功率不够,会将110V电压拉低。(这属于电路设计不合理)

②如电路参数设计正确,光耦输入侧电压并不会因电容充电变化,能正常导通。

以上是我的理解,如有问题请指正。

0
回复
2019-12-27 14:11

上圖示我幫你畫出的時序圖, 你看一下你的 KeyPoint 為何, 因為我也不知道你這作啥用

圖示, 當+110V電壓加入後, 

1). R3開始對C1充電, A 點電壓最高為+110V*R4 / (R4+R3)

2). 當B 點的C1開始充電達到(Q1_Vbe+Q2_Vbe) 則達靈頓電路即啟動, 而為何使用達靈頓, 應該是要讓Q1瞬間飽和, 不要有線性區

3). 當Q1飽和後, C 點飽和電壓為(Q1_Vset+Q2_Vbe) , 所以會有電流從R8流過, 電流 I = +110V-(Q1_Vset+Q2_Vbe) / R8

4). B 點電壓被箝位在(Q1_Vbe+Q2_Vbe), 但 A 點電壓還在上升, 因此還有電流往 B 點流 , Q1 , Q2 會保持導通, 直到 A 點電壓不再上升  即

      +110V*R4 / (R4+R3) = VC1 + (Q1_Vbe+Q2_Vbe) 

     C1則變成斷路, B 點不再提供電流, Q1, Q2 隨即截止

5). 當Q1,Q2 截止後, I = 0

====================================

這唯一變化為電流, 如果+110V Source 端有電流偵測, 那只要再Source 端監測, 則可以確保負載是接上的....可能吧..我猜.......

1
回复
2019-12-27 14:37
@juntion
[图片]上圖示我幫你畫出的時序圖,你看一下你的KeyPoint為何,因為我也不知道你這作啥用圖示,當+110V電壓加入後, 1).R3開始對C1充電,A點電壓最高為+110V*R4/(R4+R3)2).當B點的C1開始充電達到(Q1_Vbe+Q2_Vbe)則達靈頓電路即啟動,而為何使用達靈頓,應該是要讓Q1瞬間飽和,不要有線性區3).當Q1飽和後,C點飽和電壓為(Q1_Vset+Q2_Vbe),所以會有電流從R8流過,電流I=+110V-(Q1_Vset+Q2_Vbe)/R84).B點電壓被箝位在(Q1_Vbe+Q2_Vbe),但A點電壓還在上升,因此還有電流往B點流,Q1,Q2會保持導通,直到A點電壓不再上升 即    +110V*R4/(R4+R3)=VC1+ (Q1_Vbe+Q2_Vbe)    C1則變成斷路, 當B點不再提供電流,Q1,Q2隨即截止5).當Q1,Q2截止後,I=0====================================這唯一變化為電流,如果+110VSource端有電流偵測,那只要再Source端監測,則可以確保負載是接上的....可能吧..我猜.......
斑竹好用心,这时序图简单明了解释的很清楚。就是这电路确实不知道有啥作用。
0
回复
Mars专属
LV.1
13
2019-12-27 15:21
@juntion
[图片]上圖示我幫你畫出的時序圖,你看一下你的KeyPoint為何,因為我也不知道你這作啥用圖示,當+110V電壓加入後, 1).R3開始對C1充電,A點電壓最高為+110V*R4/(R4+R3)2).當B點的C1開始充電達到(Q1_Vbe+Q2_Vbe)則達靈頓電路即啟動,而為何使用達靈頓,應該是要讓Q1瞬間飽和,不要有線性區3).當Q1飽和後,C點飽和電壓為(Q1_Vset+Q2_Vbe),所以會有電流從R8流過,電流I=+110V-(Q1_Vset+Q2_Vbe)/R84).B點電壓被箝位在(Q1_Vbe+Q2_Vbe),但A點電壓還在上升,因此還有電流往B點流,Q1,Q2會保持導通,直到A點電壓不再上升 即    +110V*R4/(R4+R3)=VC1+ (Q1_Vbe+Q2_Vbe)    C1則變成斷路, 當B點不再提供電流,Q1,Q2隨即截止5).當Q1,Q2截止後,I=0====================================這唯一變化為電流,如果+110VSource端有電流偵測,那只要再Source端監測,則可以確保負載是接上的....可能吧..我猜.......
学习了,感谢。这个电路就是起一个上电瞬间增大输入采集电流的功能。
0
回复