PMOS 驱动的波形滞后及下降沿过宽的问题

各位高手和大神，请教一下，这个是我们驱动PMOS管的简化电路示意，仿真的时候驱动信号，V1处是上升沿（5ns从低到高）的时候，输出5处延时20nS，上升沿从0-30V需60nS，而V1是下降沿时（5nS内从高到低），输出5处延时100nS，关闭（从30V下降到0）需163nS，还请各位不吝赐教，如何缩短开关时输出5处的延时和下降沿时间。