• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

orcad 导出网表到allegro的方法

orcad 导出网表到allegro的方法
下面的方法,不保证能成功,但可试试

注意事项:
一.Capture原理图的准备工作
1。Part的Pin的定义
为了能顺利产生网络表,必须对Part Pin的Name、Number和Type都要定义好,并且同一Part的Name和Number是不能重复的,只有当Pin Type为Power是Pin Name才允许相同
注意:如果一个零件的Power Pin有好几种PinName,而不同的Pin Name的Pin要接相同的Net,如:Pin name为VDD但需要接到VCC,而且Pinname为VSS也要接到VCC,此时就必须对Capture里的零件Part做一些设定

2。Part的PCB Footprint的定义
在Edit-Properties中设定PCB Footprint
当然先的做好封装库,你可以把它们放在./symbols下,最好建立自己的库目录。


3。不同Part的Device设定必须不同
在DEVICE栏设定值,不同Part的值不能相同,或者干脆不命名生成网表时CAPTURE会自动命名,使用他的封装,参数,还有其他的属性给他联合命名即类似
如:“CAP NP_0805_0.1U”这就是自动命名的结果

4。NC Pin 定义
有的时候工程师在建Capture零件的时候会把没有连接Net的Pin省略,而这些Pin在Layout实际零件上是有的,针对这种情况需要对Capture里的零件Part做一下设定:
在Capture中双击Part进入Edit Properties新增一项NC Property
Property的Name需大写 NC
在Value输入零件的NC Pin

5。有些字符在导入网络表时是不允许的,
例如: ‘ !


导入过程
1.在Capture里执行Create netlist 选择Allegro,勾选Create Allegro Netlist,选择输出的路径
注意:这里产生的Netlist 有好几个文件,所以只要选择路径就可以了

2。在Allegro中执行Import Logic选择Cadence,点选Capture选择Netlist路径就了
画好板子的机械外形,定义好route keepin 和package keepout以后,直接点击file->import logic->,记住要选concept hdl,切记!别选capture,否则无法导入网表。
做完库后,最好将*.psm、*.fsm、*.bsm、*.dra文件分类存放,这样便于理出头绪来,以后可以重复利用的。在user pereference里的design path里可以指定这些path。
全部回复(12)
正序查看
倒序查看
orbita
LV.4
2
2003-12-12 11:39
tiny兄
我看视频教材是,版主用的是capture cis 14.1版.在选择filter type 时框内只有:capture-allegro:。
我用的是cadnece15.1版内集成的capture,选择filtre type时上面写的是:capture-allegro/specctraquset/apd
创建网络时出现
error:netlister failed
please refer to session log or netlist log for details
好像是说满足不了创建网的要求。我因该怎么做?
0
回复
orbita
LV.4
3
2003-12-12 14:14
tiny兄
outputs主题下
要创建三个文件
pstxnet.dat
pstxprt.dat
pstchip.dat
tiny兄可否教我怎样创建它.
0
回复
tinyhe
LV.6
4
2003-12-12 20:17
@orbita
tiny兄outputs主题下要创建三个文件pstxnet.datpstxprt.datpstchip.dattiny兄可否教我怎样创建它.
这个没有特殊的步骤啊
刚才我新建了项目,随便放了几个元件,只设置了pcb-footprint,然好导出allergo的网表,没有什么出错信息,生成了你说的三个dat文件,我电脑上没装allergo,故没法继续验证
0
回复
lzgjxh
LV.7
5
2003-12-13 01:09
@orbita
tiny兄outputs主题下要创建三个文件pstxnet.datpstxprt.datpstchip.dattiny兄可否教我怎样创建它.
那三个文件是在产生网络表是自动生成的.
你出错的原因就是元件的封装形式没指定.
0
回复
orbita
LV.4
6
2003-12-15 09:25
@tinyhe
这个没有特殊的步骤啊刚才我新建了项目,随便放了几个元件,只设置了pcb-footprint,然好导出allergo的网表,没有什么出错信息,生成了你说的三个dat文件,我电脑上没装allergo,故没法继续验证
tiny兄
你现在用的软件件是不是CADENCE PSD 15.0版吗?
PCB-FOOTPRINT元件路径我也设了就是出现上面的提示问题。
0
回复
orbita
LV.4
7
2003-12-15 09:35
@tinyhe
这个没有特殊的步骤啊刚才我新建了项目,随便放了几个元件,只设置了pcb-footprint,然好导出allergo的网表,没有什么出错信息,生成了你说的三个dat文件,我电脑上没装allergo,故没法继续验证
tiny兄
我下载的cadence psd 15.1是在老古那儿下的.不知tiny大兄你的cadence是在那下载的.
0
回复
orbita
LV.4
8
2003-12-15 13:32
@tinyhe
这个没有特殊的步骤啊刚才我新建了项目,随便放了几个元件,只设置了pcb-footprint,然好导出allergo的网表,没有什么出错信息,生成了你说的三个dat文件,我电脑上没装allergo,故没法继续验证
tiny兄
你用的是哪个软件啊!
orcadv10,还是cadence15.1版.
0
回复
tinyhe
LV.6
9
2003-12-17 19:32
@orbita
tiny兄你用的是哪个软件啊!orcadv10,还是cadence15.1版.
orcad10
9.2以上即可
0
回复
orbita
LV.4
10
2003-12-30 13:41
tiny兄
请教大兄,protel99的原理图可否转换到capture cis里.
请指点.
0
回复
tinyhe
LV.6
11
2003-12-30 18:57
@orbita
tiny兄请教大兄,protel99的原理图可否转换到capturecis里.请指点.
这个不清楚
原理图估计可能性不大
0
回复
mypower
LV.6
12
2003-12-31 13:37
allegro
tiny,我初学allegro布板,可有这方面的资料。
先谢了
0
回复
tinyhe
LV.6
13
2003-12-31 19:31
@mypower
allegrotiny,我初学allegro布板,可有这方面的资料。先谢了
我找找看
我也准备学
0
回复