• 34
    回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

HiperLCS死区时间的选取

    绝大部分使用HiperLCS的设计,无论其功率与工作频率多大,都能以介于290和360 ns之间的死区时间非常好地工作。VBROWNOUT要求较低的设计则需要采用较短的死区时间。HiperLCS器件允许用户通过设置死区时间和软启动等关键电路参数来获得最佳方案,从而达到改进设计的目的     设置死区时间时需要在低压/满载(低频率)和最小负载/高压(高频率)条件之间进行折中选择。低压/满载工作具有最优的短死区时间,而最小负载/高压工作具有最优的长死区时间。 

   设置的死区时间长于低压/满载工作的最优的短死区时间时,会产生一部分ZVS损耗,如果在稳态工作期间不出现低压/满载工作条件(即只在瞬态条件下出现,如维持时间时出现),这一设置也是可以接受的。在稳态工作期间产生ZVS损耗的工作方式会导致内部功耗,应予以避免。    设置的死区时间短于高压/最小负载工作的最优的长死区时间时,容易造成反馈信号反向,强制HiperLCS进入脉冲串模式。如果所导致的脉冲串模式工作是可以接受的,这一设置也是可以接受的(亦即,脉冲串的重复频率不会产生音频噪声。而在强信号瞬变时,HiperLCS允许进入和退出脉冲串模式,且此类情况可以接受)。注意,如果前端采用PFC预稳,负载突降(例如,从100%到1%的负载阶跃)会使得输入电压呈现短暂的瞬态改变(例如,LLC级的输入电压从380 V升至410 V,然后相对缓慢地降回到380 V)。另请注意,脉冲串阈值频率设置是设计师可以用来调节脉冲串模式的另一个变量。

全部回复(34)
正序查看
倒序查看
tanb006
LV.10
2
2022-09-13 23:12

这个是半桥?如果有信号传给次级就可以做同步整流了。

其实可以这样做的。

0
回复
tabing_dt
LV.10
3
2022-09-16 20:47

更短的死区时间将截断高压轻载下的转换,导致更早出现高频增益反转和脉冲串模式工作。

0
回复
tabing_dt
LV.10
4
2022-09-16 20:47

HiperLCS器件所具有的高开关频率可使设计师在输出环路中使用低成本的SMD陶瓷电容。

0
回复
2022-09-16 20:51
@tabing_dt
更短的死区时间将截断高压轻载下的转换,导致更早出现高频增益反转和脉冲串模式工作。

这个死区时间设置多少是有讲究的,轻载、高压工作,具有较长的转换时间且死区时间稍短于最佳值。

0
回复
2022-09-16 20:52

对于高效率设计,其谐振控制电路可提供极低的功率损耗,能使设计在66 kHz额定开关频率下达到97%以上的效率。

0
回复
xxbw6868
LV.9
7
2022-09-17 22:49
@眼睛里的海
对于高效率设计,其谐振控制电路可提供极低的功率损耗,能使设计在66kHz额定开关频率下达到97%以上的效率。

如果成本和尺寸决定设计准则,可优先采用高开关频率。

0
回复
tabing_dt
LV.10
8
2022-09-17 23:00
@眼睛里的海
这个死区时间设置多少是有讲究的,轻载、高压工作,具有较长的转换时间且死区时间稍短于最佳值。

随着高压下负载减小或轻载下电压增大,频率将升高,而励磁电流将减小。

0
回复
tabing_dt
LV.10
9
2022-09-17 23:00

PI最新的高散热效率超薄eSIP-16C封装有助于进一步节省空间和减小散热片尺寸。

0
回复
2022-09-17 23:04
@xxbw6868
如果成本和尺寸决定设计准则,可优先采用高开关频率。

在后面这种情况下,仍能实现较高效率,例如在获得最大功率的频率250 kHz下效率可达96%。

0
回复
2022-09-17 23:04
@tabing_dt
HiperLCS器件所具有的高开关频率可使设计师在输出环路中使用低成本的SMD陶瓷电容。

这样取代体积大、可靠性差的电解电容,同时还可降低所需磁芯的尺寸。

0
回复
tabing_dt
LV.10
12
2022-09-18 13:01
@眼睛里的海
在后面这种情况下,仍能实现较高效率,例如在获得最大功率的频率250kHz下效率可达96%。

变频控制器通过零电压(ZVS)开关功率MOSFET,消除开关损耗,从而达到高效率。

0
回复
2022-09-18 13:08
@tabing_dt
随着高压下负载减小或轻载下电压增大,频率将升高,而励磁电流将减小。

这样会增加ZVS转换时间,当转换时间开始大于死区时间时,ZVS转换将被截断。

0
回复
fengxbj
LV.8
14
2022-09-19 18:05
@眼睛里的海
对于高效率设计,其谐振控制电路可提供极低的功率损耗,能使设计在66kHz额定开关频率下达到97%以上的效率。

电路的死区时间怎么改变了?设计的时候需要预留多久余量合适,避免损坏

0
回复
XHH9062
LV.9
15
2022-09-19 19:48

这个需要怎样去选取

0
回复
dy-n66BzSV7
LV.6
16
2022-09-20 23:49

器件死区电压对传输曲线有哪些影响

0
回复
dy-nmLUWFNr
LV.8
17
2022-09-21 23:55

死区时间越长是不是会有效提高转换效率

0
回复
dy-nmLUWFNr
LV.8
18
2022-09-22 08:12

是不是死区时间越长工作效率越高

0
回复
CDJ01
LV.5
19
2022-09-22 23:28

这种把MOS集成到IC中的LLC如何设计谐振腔呢?电路中也没看到谐振电感,也是集成的吗

0
回复
2022-09-25 17:38

采用较短的死区时间只能适用于较低的设计要求吗

0
回复
xxbw6868
LV.9
21
2022-12-10 18:30
@dy-nmLUWFNr
死区时间越长是不是会有效提高转换效率

输出电压与输出电流会随着死区时间的加入而失真,如果我们选择过大的死区时间,对于感应电机的情况,系统将会变得不稳定。

0
回复
spowergg
LV.10
22
2022-12-10 18:47
@xxbw6868
输出电压与输出电流会随着死区时间的加入而失真,如果我们选择过大的死区时间,对于感应电机的情况,系统将会变得不稳定。

选择死区时间时,一方面应让它满足避免桥臂直通的要求,另一方面应让它尽可能地小,以确保电压源逆变器能正常工作。

0
回复
xxbw6868
LV.9
23
2023-01-15 21:09
@眼睛里的海
这样取代体积大、可靠性差的电解电容,同时还可降低所需磁芯的尺寸。

HiperLCS的高散热效率以及使用超薄eSIP-16C封装有助于进一步节省空间和减小散热片尺寸,可在750kHz峰值开关频率下实现出色的变压器利用率。

0
回复
trllgh
LV.9
24
2023-02-20 20:44
@眼睛里的海
对于高效率设计,其谐振控制电路可提供极低的功率损耗,能使设计在66kHz额定开关频率下达到97%以上的效率。

如果考虑到电源效率,LLC是不错的选择。包含PFC在内;比较容易做到整体效率>92%。

0
回复
黑夜公爵
LV.10
25
2023-06-08 20:10
@CDJ01
这种把MOS集成到IC中的LLC如何设计谐振腔呢?电路中也没看到谐振电感,也是集成的吗

最小直流输入电压在最小输入电压及最大负载下不低于80VDC

0
回复
tmpeger
LV.10
26
2023-09-17 21:44
@眼睛里的海
在后面这种情况下,仍能实现较高效率,例如在获得最大功率的频率250kHz下效率可达96%。

传导干扰信号仅在桥堆二极管导通时才会加到频谱分析仪或接受机的检测器上

0
回复
2023-09-18 20:54

在稳态工作期间产生ZVS损耗的工作方式会导致内部功耗

0
回复
spowergg
LV.10
28
2023-09-18 21:21

在所有正常负载条件下,初级开关都可以工作在零电压开关(ZVS)条件。

0
回复
ehi763
LV.6
29
2023-09-18 21:43
@trllgh
如果考虑到电源效率,LLC是不错的选择。包含PFC在内;比较容易做到整体效率>92%。

通过对具有零电压开关特性的主功率开关以及有源钳位开关,进行变频的非互补模式的控制来实现的。

0
回复
opingss88
LV.10
30
2023-11-06 22:59
@眼睛里的海
对于高效率设计,其谐振控制电路可提供极低的功率损耗,能使设计在66kHz额定开关频率下达到97%以上的效率。

多路输出的设计中,应增加主输出的输出电流,一般是有反馈取样的输出

0
回复
2023-11-07 12:43
@opingss88
多路输出的设计中,应增加主输出的输出电流,一般是有反馈取样的输出

对于多路输出的情况,通常只有输出电压低、输出电流变化范围大的一路作为主电路进行反馈调节控制,以保证在输入电压及负载变化时保持输出电压稳定。

0
回复