LYTSwitch-6系列产品可极大简化离线式LED驱动器的开发和制造，架构极具革新性，同时将初级和次级控制器以及检测元件和符合安全标准的反馈机制集成到了单个IC中。控制架构能够实现简单的三合一DALI调光。通过无源单级开关填谷式功率因数校正(SVFS2PFC)电路还可以轻松实现高功率因数。
电源设计电路拓扑结构主要以下2种，小于24V输出的设计结构：
输出大于24V的LED设计电路拓扑如下：
设计的时候根据产品的应用市场及功能指标需求，明确设计输入电压范围和工频；选择大容量电容，推荐的电压额定值根据V_CIN得出
进而根据拓扑结构设计变压器的初次级参数，可以借鉴PI的仿真软件进行设计开发，缩短开发周期。设计的时候开关频率特征图形及电流波形
在进行反射电压设计的时候，其为输出二极管/同步整流MOSFET (SR FET)导通期间次级绕组电压以变压器变比的比例反射到初级绕组上而形成的电压。可调整VOR以限制初级侧MOSFET的漏-源极电压。应当调整VOR，以消除设计表格中的告警。为达到设计优化的目的，应考虑如下因素：
较高的VOR可以降低输出二极管和SR MOSFET的电压应力。在有些情况下，这还可以降低电压和提高效率；
较高的VOR会增加漏感，从而降低电源效率；
较高的VOR会增大次级侧的峰值电流及RMS电流，从而增加次级侧的铜损、二极管损耗和SR MOSFET损耗，并且会降低效率；
较高的VOR会增大KP值（更多非连续导通，或者更少连续导通），这有助于防止器件在VACMIN下进入深度CCM模式。
需要注意的是，上述因素也有例外情况，特别是在输出电流极大时，此时应当压低VOR以实现高效率。输出电压大于15 V时，应利用较高VOR值提供支持，以使输出SR FET的峰值反向电压维持在可接受的水平。选择最佳的VOR值取决于具体应用，并且需要综合考虑上述各因素。
同时，最终在PCB设计的时候，需要注意：
所有环路都是独立的；环路中没有内含环路。这可以避免接地阻抗噪声耦合。 使走线表面积和高dv/dt节点（如漏极）的长度尽量小和短，尽量减少RFI的产生。Y电容和反馈回路等信号走线（安静走线）均不得靠近或穿过噪声大的节点（高dv/dt或di/dt），例如漏极、变压器外包铜带下方、任何绕组的开关 侧或输出整流二极管，以减少电容性或电磁性耦合噪声的产生。信号走线均不得与存在AC开关电流的走线（例如输出电容）共用电流路径。 连接必须以星形连接到电容焊盘，以避免接地阻抗耦合噪声。
