DS1245Y,DS1245AB,DS1245W power ic

DS1245Y,DS1245AB,DS1245W 描述
该ds1245 1024k非易失性SRAM的are1 ,048576位，完全静态的，非挥发性SRAM的有组织的作为
131072换言之，由8位。每个完整NV公司的SRAM有一个自我包含的锂能源的来源和
控制电路不断监测vcc为一个彻头彻尾的耐受性条件。当这样的条件
发生，锂的能源来源是自动切换，并写保护是无条件
启用，以防止数据损坏。提拉包ds1245的器件可用于在的地方，现有的128 K x
8静态公羊直接顺应民意bytewide 32引脚DIP标准。 ds1245装置，在
powercap模组封装直接安装在表面上和通常搭配一ds9034pc
powercap形成一个完整的非易失性的SRAM模块。是没有限制的人数收件
周期可以执行，并没有额外的支持电路所需的微处理器接口。
 
读方式
该ds1245执行一个读周期，每当我们（写启用）是无效的（高）和CE （芯片使能）
和oe （输出使能）活跃（低） 。独特的指定的地址由17地址输入（的A0 -
答16 ）的定义，其中的131072字节的数据是访问。有效的数据将提供给8
数据输出驱动器内部tacc （存取时间）后，去年地址输入信号是稳定的，规定
行政长官和oe （输出使能）的存取时间也感到满意。如果OE和行政长官的存取时间要求得不到满足，
然后数据访问必须加以衡量，从后来发生的信号（ CE或光电）和限制参数
或者是TCO为行政长官或足趾为光电，而非地址访问。
 
写模式
该ds1245执行一个写周期时，我们和CE信号是积极的（低）后，地址
投入的稳定。后来发生的下降沿行政长官或我们将决定开始的写周期。
该写周期终止先前的上升沿行政长官或我们。所有地址输入必须保持
有效的整个写周期。我们必须返回到高的国家为最低恢复时间（ twr ）
之前，另一个周期可以启动。该光电控制信号应保持无效（高）在收件
周期，以避免巴士争议的焦点。不过，如果输出驱动器启用（行政长官和oe积极）的话，我们
将禁用的产出todw从下降沿。
 
数据保存模式
该ds1245ab提供完整的功能的能力vcc大于4.75伏特，和写保护，由
4.5伏特。该ds1245y提供完整的功能的能力vcc大于4.5伏特和注销
保护由4.25伏特。数据是保持在缺乏vcc没有任何额外的支持电路。
这种非易失静态公羊，不断监察vcc 。应电力供应的电压衰减， NV公司SRAM的
自动写保护自己，所有的投入，成为“不关心” ，和所有产出成为高
阻抗。作为vcc低于大约3.0伏特的电压，电源开关电路连接锂
能源来源的RAM保存数据。期间，电，当vcc上升到高于大约3.0伏特，
电源开关电路连接外部vcc到RAM和断开锂能源的来源。
RAM的正常运作，就可以恢复后， vcc超过4.75伏特，为ds1245ab和4.5伏特的电压为
ds1245y 。
 
保鲜密封
每个ds1245装置是发运由Dallas半导体与它的锂能源的来源中断，
保证充分的能源的能力。当vcc是首次应用在一定的水平上大于4.25伏特的电压，锂
能源来源是使电池回的后续行动。

 

DS1245Y,DS1245AB,DS1245W 引脚图