如何减小电源板的待机功耗?
我现在知道的方法:1、去掉或减小吸收回路的电阻,但代价是MOS的漏极尖峰会很高。
2、去掉输出的假负载,但有时输出电压会飘。
那位兄弟告诉我还有那些方法,小弟感激不尽。
把你的图发上来吧,看看你现在的参数是否有不合理的地方,影响电源效率的地方太多了。
你第一点减小吸收回路的电阻,进而引起了漏极尖峰增加,其实也会降低效率。
影响待机功耗的几个主要地方:
1.IC在空载时要有跳周期模式;
2.要是电阻启动的话,在开机时间满足的情况下,减小辅助电容,而电阻尽量取大;
3.反馈部分的分压电阻尽量取大,但不是无穷大哦。
4.有假负载的话,此电阻也尽可能取大点
5.楼下的来补充……
输出整流管压降VF要尽量小
输出电压略微调低
大哥讲的太好了。
我还想问一下,可不可以增大X电容的泄放电阻,我试过待机功耗可降低很多,但有害怕影响X电容的安规特性,能否解释以下?
这个泄放电阻也是在满足安规要求的条件下尽量取大。
一般满足RC=1就可,比如CX=330NF=0.33uF,那么R就可以取到3M欧姆。
去年看到一篇帖子说此电阻最好不大于200K,条件允许就用150K比较理想
不知谁说的对
安规的规定是:关掉AC1秒后,电容两端的电压要降低至输入电压的37%
根据电容的放电公式直接计算就OL