• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

EMC问题-法拉第屏蔽

EMC 传导测试时,初次级间加法拉第屏蔽,接初级地的效果没有悬空好,是何原因?
全部回复(5)
正序查看
倒序查看
kowajw
LV.3
2
2004-07-30 21:22
没人回答,自己顶一下
0
回复
wwwwwyyyr
LV.7
3
2004-07-30 21:49
共模干擾大.
0
回复
kowajw
LV.3
4
2004-07-30 23:20
@wwwwwyyyr
共模干擾大.
DX能详细些?
0
回复
liusichao
LV.4
5
2004-08-02 08:36
@kowajw
没人回答,自己顶一下
法拉第屏蔽接在初级地的时候会将共模干扰转变成差模干扰
会不会是接初级地的时候导致差模干扰增加,使传导测试变差
试一试增加x电容,如果较大改善的话就是我说的对了.
0
回复
hualong
LV.5
6
2004-09-23 10:45
@wwwwwyyyr
共模干擾大.
画个示意图表示法拉弟屏蔽会更好些
0
回复
工程师都在看
【干货】PWM控制原理及电路应用详解
smlstec
【 DigiKey DIY原创大赛】自平衡莱罗三角形（二）-电机适配
地瓜patch
【 DigiKey DIY原创大赛】基于TouchGFX的无线手势音乐播放器之方案提交
lihui710884923
【 DigiKey DIY原创大赛】无线车辆计数
PYL4869
【 DigiKey DIY原创大赛】基于树莓派的 Modbus网关
pomin
立
即
发
帖