• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

工作时电压下降幅度太大···

如图,我做的一个电源,13.5V是载波通信用的,当通信时13.5V下降到了8V左右,降的幅度太多了,如何做变压器才能让 电压下降的幅度小点呢,比如说降到12V这样子。输出是加了假负载的。

 

全部回复(21)
正序查看
倒序查看
2012-01-14 16:45
或者说在外围电路做什么改进?求教!
0
回复
2012-01-14 19:03
@huangzhaoqiu
或者说在外围电路做什么改进?求教!
13.5V那一组都没有调电压输出肯定降啦
0
回复
2012-01-15 00:43
@huobao5257
13.5V那一组都没有调电压输出肯定降啦
知道肯定会降,但是如何做能让它降得少点呢
0
回复
2012-01-15 01:13
@huangzhaoqiu
知道肯定会降,但是如何做能让它降得少点呢
可参照pc电源处理办法,增加从13.5v电压按比例取样,输出电感做成共扼式(绕在同一个一个磁环上)。最彻底的办法是只稳定13.5v,5v用dc-dc降压。
0
回复
leelsuc
LV.2
6
2012-01-15 02:16
@huangzhaoqiu
或者说在外围电路做什么改进?求教!
我觉得计算不对。我是纸上谈兵,按照书上的多路输出的反馈设计,各路的输出空载重载都是算好的。
0
回复
edward372
LV.4
7
2012-01-15 07:41
@leelsuc
我觉得计算不对。我是纸上谈兵,按照书上的多路输出的反馈设计,各路的输出空载重载都是算好的。
**此帖已被管理员删除**
0
回复
2012-01-15 09:00
@ymyangyong
可参照pc电源处理办法,增加从13.5v电压按比例取样,输出电感做成共扼式(绕在同一个一个磁环上)。最彻底的办法是只稳定13.5v,5v用dc-dc降压。
谢谢,我不想用DC-DC,试试你说第一种办法看效果怎么样
0
回复
2012-01-15 09:02
大师们多多指点一下啊
0
回复
2012-01-15 10:05
@ymyangyong
可参照pc电源处理办法,增加从13.5v电压按比例取样,输出电感做成共扼式(绕在同一个一个磁环上)。最彻底的办法是只稳定13.5v,5v用dc-dc降压。

谢谢,学习了。刚自己绕了个共轭线圈,13.5V不采样只加共轭线圈,效果的确好了很多,只降了1.2V基本可以接受,继续看能否有更好的改进。

0
回复
2012-01-15 10:14
@ymyangyong
可参照pc电源处理办法,增加从13.5v电压按比例取样,输出电感做成共扼式(绕在同一个一个磁环上)。最彻底的办法是只稳定13.5v,5v用dc-dc降压。
原理是怎么样的呢?我的理解是磁势叠加了,然后13.5V回路能使用5V回路的部分能量,从而使13.5V回路的电压达到稳定的效果。不知理解是否正确,请指教。
0
回复
jianyedin
LV.9
12
2012-01-15 10:14
@huangzhaoqiu
大师们多多指点一下啊[图片]
L1,L2前应有电容
0
回复
2012-01-15 10:40
@jianyedin
L1,L2前应有电容
想节约成本。
0
回复
jianyedin
LV.9
14
2012-01-15 15:56
@huangzhaoqiu
想节约成本。
这可不能省啊
0
回复
2012-01-15 23:40
@jianyedin
这可不能省啊
增加从13.5v电压按比例采样,如5v上端采样电阻为5k,则13.5v采样电阻为13.5k,完了再调小下端采样电阻使5v电压正常,该办法为综合采样,如对5v电压精准度要求较高的话不推荐使用。
0
回复
2012-01-15 23:42
@ymyangyong
增加从13.5v电压按比例采样,如5v上端采样电阻为5k,则13.5v采样电阻为13.5k,完了再调小下端采样电阻使5v电压正常,该办法为综合采样,如对5v电压精准度要求较高的话不推荐使用。
另共轭线圈圈数建议按输出电压比例做,根据实际效果调整。
0
回复
2012-01-20 13:40
@ymyangyong
另共轭线圈圈数建议按输出电压比例做,根据实际效果调整。
共轭是和地共轭还是和5V输出共轭呢?我试了下和地效果也差不多。
0
回复
2012-01-21 10:07
@huangzhaoqiu
共轭是和地共轭还是和5V输出共轭呢?我试了下和地效果也差不多。
和5V输出共轭
0
回复
leelsuc
LV.2
19
2012-01-24 00:56
@edward372
**此帖已被管理员删除**

纸上谈兵: 书上是这么说的: Weighted feedback offers superior performance
in multioutput configurations.

然后你设计时候缺少了一路反馈(严重错误),c4处是零点,增加R3有什么讲究?书上这里没有R3(可能错误)

以上全是照本宣科。

0
回复
leelsuc
LV.2
20
2012-01-24 00:59
@huangzhaoqiu
想节约成本。

书上没见过你的省法,但是假设你没有忘记输出级电容,你这里二级LC滤波引入的环路补偿还要复杂一点。

这些都是照本宣科的知识。

0
回复
bigbigeasy
LV.6
21
2012-01-24 23:34
@huangzhaoqiu
或者说在外围电路做什么改进?求教!

你可以把13.5的绕组和主绕组耦合变差

0
回复
hh123
LV.4
22
2012-01-24 23:45

13.5V一路电流小的话建议使用DC stack,将绕组接到D2的后面

电流大的话建议加电阻到TL431

0
回复