驱动阻的选取与MOS管结电容大小、开关频率等参数有关,具体什么设计呢?
比如在全桥拓扑,spwm控制,磁环驱动条件下
关于驱动电阻
全部回复(55)
正序查看
倒序查看
现在还没有回复呢,说说你的想法
@jinli_dash
驱动电阻加了以后驱动信号变得不规整,加以前是比较好的方波的.是不是很正常呢?
看看書上的說法:
从降低开关损耗的观点要求驱动波形前后沿越陡越好,驱动源是理想电压源.但是,除了带有驱动电路的功率模块以外,栅极驱动电路不可能与栅极连线最短,连线电感是不可避免的.线路电感与输入电容在驱动电压激励下引起严重的振荡,使驱动无法正常工作.为此,一般总在MOSFET栅极串联一个电阻,对振荡阻尼在可接受范围内.但是,电阻的加入破坏了驱动的电源压特性,限制了驱动电流,降低了前后沿陡度,驱动波形前沿出现明显指数上升特性,并在驱动达到MOSFET开启电压UT时,由于漏-栅电容放电的密勒效应造成栅极电压“打折”,加大导通损耗.在关断时,密勒电容的放电效应,使得关断延缓或误导通,增加了关断损耗.因此,栅极电阻不能太大,只要抑制振荡就行.从根本上应当尽量缩短栅极与驱动连接距离.
从降低开关损耗的观点要求驱动波形前后沿越陡越好,驱动源是理想电压源.但是,除了带有驱动电路的功率模块以外,栅极驱动电路不可能与栅极连线最短,连线电感是不可避免的.线路电感与输入电容在驱动电压激励下引起严重的振荡,使驱动无法正常工作.为此,一般总在MOSFET栅极串联一个电阻,对振荡阻尼在可接受范围内.但是,电阻的加入破坏了驱动的电源压特性,限制了驱动电流,降低了前后沿陡度,驱动波形前沿出现明显指数上升特性,并在驱动达到MOSFET开启电压UT时,由于漏-栅电容放电的密勒效应造成栅极电压“打折”,加大导通损耗.在关断时,密勒电容的放电效应,使得关断延缓或误导通,增加了关断损耗.因此,栅极电阻不能太大,只要抑制振荡就行.从根本上应当尽量缩短栅极与驱动连接距离.
0
回复
提示