普通io口增加抗扰度

       对于一般板对板io输出增加驱动和抗干扰电路,大家应该遇到很多这种情况,然后应该也遇到过很多问题了。

     之前设计电路的时候,我也没想过系统性问题,然后板子回来的时候,特别是联调的时候,SOC和MCU的io口很容易受到影响,特别是大功率器件和EMC测试的时候,很容易受到干扰出现BUG。

       比如说会出现,io电平会出现尖峰或者回勾或者是出现reset复位等等,现象千奇百怪,问题很多,有时候我们在百思不得其解的时候,想不通问题在哪里,有没有考虑过相关设计合理不合理,多数人只会将设计为连连看,信号通了就可以了,多数时候可以将连接的线束和走线尽量走粗点,或者用带屏蔽的线,多数时候节约成本或者忽视某个设计细节的时候,就会出现问题,这个时候大多数可能是你设计的信号受到了其他信号的干扰。以我个人经验来看,以后从来不注重理论与实践的结合,多数时候凭感觉然后尝试,有时候催的很急,都是找临时整改方案暂时解决了问题,后期又会复发,实则设计受干扰能力较弱。

今天给大家介绍下一般io口的设计处理方式

对于板端或者板对板的io口,需要增加驱动能力,最简单的是加上拉电阻,当然还有使用缓冲器buff或者其他驱动器来增加驱动能力,或者将io分成差分信号减小干扰和毛刺等问题,这些问题可见后面的篇幅。

对于一般的MCU的io口增加的去耦电容为0.1uf,关于为什么使用0.1uf的请移步之前的文章介绍,前端增加寄生电容较小的TVS管,或者合适的RC电路,减小干扰。

声明:本内容为作者独立观点,不代表电子星球立场。未经允许不得转载。授权事宜与稿件投诉,请联系:editor@netbroad.com
觉得内容不错的朋友,别忘了一键三连哦!
赞 3
收藏 4
关注 23
成为作者 赚取收益
全部留言
0/200
成为第一个和作者交流的人吧