前言
我们常规的芯片比如MCU，CAN收发器驱动IC等的电源引脚需要连接去耦电容器，目的是满足芯片内部瞬时电流的需求，从而降低电源线的噪声，从而提高电源完整性。大容量电容器在提高较低频率，比如几百KHz的电源性能方面发挥着重要作用。当然我们也可以通过使用并联多个电容来达到相同的效果。但是如果从低频领域跨入高频领域，一般容值较高的电容因为自身ESL的影响，其频率响应会比较迟缓，这时我们就需要并联多个MLCC陶瓷电容。这样可以降低ESL和ESR，同时又增加了总的等效电容容量。
并联电容的容值需要不同吗
首先需要明确的是使用多个电容并联实现去耦功能时，使用相同容值的电容和使用不同容值的电容的组合时，去耦效果是不同的，那么如何选择呢？
1.相同容值的电容并联方案
首先，如果采用3个100nF的电容进行并联，那么等效的电容容量为300nF，等效的ESL和ESR仅为单个电容的三分之一，对应的等效后电路的电容自谐振频率点没变，但是对应的阻抗会降低。
举个例子，如果100nF电容的自谐振频率点是10MHz，并联3个100nF电容的自谐振频率点依旧是10MHz，对于超过10MHz的频率范围作用就不明显了。
2.不同容值的电容并联方案
如果采用1nF,100nF,1uF并联，等效的电容容量，等效的ESL和ESR也会普遍降低，但是对应的等效后电路的电容自谐振频率点也发生了变化。
大电容器的自谐振频率较低，小电容器的自谐振频率较高。当大、小电容器的理想电容容抗与理想电感感抗匹配时，发生谐振。并联电容器组合的自谐振频率与各自电容器的自谐振频率相同。举个例子，如果100nF电容的自谐振频率点是10MHz，10nF电容的自谐振频率点是100MHz，1uF电容的自谐振频率点是1MHz，那么对于100MH频率范围以内去耦效果应该都挺好吧？
当然不是，美中不足之处在于在自谐振频率之间，有一个新的特性，即阻抗的峰值，称为并联谐振峰值，这个峰值发生在并联谐振频率处，这个峰值是我们不想要的，在高速电路中，并联谐振峰值可能会导致电源电压波动超标。
总结
不同容值的电容并联方案相比相同容值的电容并联方案而言，可以在更宽的频率范围内获得较低的电容等效阻抗，我们的最终设计目标是，不论负载瞬态电流如何变化，都要保持负载两端电压变化范围很小，这个要求等效于电源系统的阻抗Z要足够低。我们是通过去耦电容来达到这一要求的，因此从等效的角度出发，可以说去耦电容降低了电源系统的阻抗。