硬件那点事儿
认证:优质创作者
作者动态
一张图搞定三级管六大典型电路
4小时前
LDO规格书写着额定电流100mA,那它真能输出100mA的电流吗?1800字搞定它
5小时前
MOSFET关断过程中的开关损耗如何计算?800字手把手教你搞定这个电路知识点
1天前
用于ESD防护的电容应该怎么选型?围观一下国外技术论坛老外们的选型讨论吧
2天前
运算放大器并联可以降低电路整体噪声?
3天前

晶振电路的负载电容为什么不能用X7R电容?影响原来这么大,根本原因是Crystal Pullability

Part 01 前言

晶振电路的负载电容看似不起眼,但选错了可就翻车了。在进行晶振电路设计时,X7R电容不适合用作晶振负载电容,原因何在呢?这个主要会关系到晶振的重要参数Crystal Pullability,接下来咱们就来深入分析一下原因,顺便把Pullability的影响和计算再细细拆解一番,思路理清、账算明白。

Part 02 为什么晶振负载电容不能用X7R电容?

晶振电路的负载电容直接影响振荡频率的稳定性,而X7R电容虽然常见还便宜,却不适合用在这里,主要原因有以下几点:

1.温度稳定性差

X7R是Class II陶瓷电容,温度系数为±15%(-55°C至125°C)。这意味着温度变化时,电容值可能漂移±15%。

晶振对负载电容的稳定性要求极高,尤其是低速晶振,如32.768kHz的RTC晶振,因为其Pullability频率灵敏度较高,电容值的小幅变化就会导致频率显著偏移。

举个例子:假设晶振需要7pF负载电容,X7R电容在高温下可能变成8.05pF或低温下变成5.95pF,偏差达±1.05pF。如果Pullability是45PPM/pF,频率偏差就是±1.05×45=±47.25PPM,每天时间偏差也会高达4秒以上。

2.电压依赖性

X7R电容的电容值会随施加的直流偏置电压DC Bias变化而下降,这种现象在高电压下尤为明显。晶振电路中虽然电压通常较低1.8V或3.3V,但对于高精度应用,任何电容值漂移那都是致命伤。

相比之下,推荐的C0G/NP0电容是ClassI陶瓷电容,几乎没有电压依赖性,电容值稳定,温度系数接近0(±30PPM/°C),非常适合晶振电路。

3.老化效应

X7R电容会随时间老化,电容值可能下降2-5%(每十年)。晶振电路需要长期稳定的负载电容,老化导致的漂移会让频率逐渐偏移,影响系统精度。C0G/NP0电容则几乎无老化效应,长期使用更可靠。

Part 03

Crystal Pullability晶振灵敏度

Crystal Pullability也就是晶振灵敏度,它衡量的是负载电容变化对振荡频率的影响,单位通常是PPM/pF。公式如下:

Cm:晶振的等效动态电容,单位pF,通常很小(如1-5fF)。

Co:晶振的静态电容,单位pF,通常1-5pF。

CL:负载电容,包括外部电容和杂散电容,单位pF。

那么Pullability有什么意义呢?

低速晶振如32.768kHz的RTC晶振通常Cm较小,CL也较小,导致Pullability较高,从而电容变化对频率影响大。并且负载电容越大,灵敏度越低,公式中分母是(Co+CL)²,CL增大时,Pullability下降,频率对电容变化的敏感度降低。

实例分析:

两个7pF电容并联,等效负载电容CL=7/2=3.5pF。

电容精度±5%,偏差=7×0.05=0.35pF,等效偏差=0.35/2=0.175pF。

如果晶振的Pullability=45PPM/pF,频率偏差=0.175×45=7.875PPM。

时间偏差(以32.768kHz晶振为例):

增大负载电容:

假设换成两个12pF电容,CL=12/2=6pF,精度仍为±5%,Pullability按公式重新计算:

假设Cm=2fF=0.002pF,Co=1pF,则:

电容偏差=12×0.05/2=0.3pF,频率偏差=0.3×20.41≈6.12PPM。

时间偏差=6.12×86400÷1000000≈0.53秒/天。

结论就是负载电容增大,Pullability降低,频率偏差减小,时间更稳定。

所以晶振负载电容选X7R是个坑,温度漂移、电压依赖性和老化效应会让频率出现偏差,原因就是对于同一晶振的Crystal Pullability不变的情况下,负载电容的偏差会导致晶振振荡频率出现偏差。所以C0G/NP0才是正解。

声明:本内容为作者独立观点,不代表电子星球立场。未经允许不得转载。授权事宜与稿件投诉,请联系:editor@netbroad.com
觉得内容不错的朋友,别忘了一键三连哦!
赞 2
收藏 2
关注 125
成为作者 赚取收益
全部留言
0/200
成为第一个和作者交流的人吧