LLC 转换器拓扑的一个主要优点是它可以显着降低开关损耗，这主要是通过初级侧 ZVS 实现的； 然而，如前所述，是 ZVS 考虑因素促使推荐的设计区域仅位于图 3中谐振增益曲线的右侧。本文讨论 ZVS 如何已实现以及为什么它会影响设计区域。
一、实现ZVS
为实现 ZVS，MOSFET 仅在其源电压 Vds 已通过外部手段降至零后才开启。 确保这一点的一种方法是在施加栅极驱动开启信号时强制使流经 MOSFET 体二极管的电流反向（见图 4）。
图4 ZVS工作状态
如图 4所示，当 Q1 在 t1 关断时，直到 t2 才施加 Q2 栅极的导通驱动信号，因此在 t1 到 t2 之间存在死区时间 tdead。 在 tdead 期间，谐振电路中的电流 (Ir) 从 Q1 转移到 Q2，首先对 Q2 的漏源电容 Cds 放电，使其电压为零，然后正向偏置 Q2 的体二极管。 在 t2 时刻，通过 Q2 体二极管的导通保持零 Vds_Q2（忽略 Q2 体二极管的正向压降），直到施加 Q2 栅极的导通驱动信号。 所以关键条件是 Q1 关断时。 非零电流 (Ir) 仍应沿与 Q1 导通时相同的方向继续，通常由外部电路电感实现。 当然，Q1 ZVS 开启也需要相同的条件。
由于存在感性阻抗，电路的电流滞后于其施加的电压。 为了实现 ZVS，设计人员必须确定输入阻抗 Zin（如图 5a 所示）可以为感性的条件，从而使电路的 Ir 滞后于其 Vge。
图5 LLC谐振回路
Zin 可以以其极函数形式表示：
其中 φz 是 Ir 和 Vge 之间的相位角。 从方程 (30a) 中，很明显 Zin 随 φz 变化（–π/2 ≤ φz ≤ π/2）：
• 当φz > 0 时，阻抗是感性的。
• 当φz < 0 时，阻抗为电容性。
• 当φz = 0 时，阻抗是电阻性的。
在这种情况下，φz 角是频率或开关频率的函数。 因此，由谐振峰的轨迹形成的频率边界对应于 φz = 0，并且是电容和电感区域之间的分界线（见图 5b）。 因此，只有当转换器的输入相角大于零时，才能实现 ZVS：
与 fc0 对应的所有谐振峰值都在电容区，尽管边界线非常接近峰值。 为了将谐振峰值与谐振边界上的增益值区分开来，频率边界上的增益值被定义为可达到的峰值增益值，表示为 Mg_ap。 但实际上，Mg_ap 通常非常接近 Mg_peak，其中
fc0 是在使用给定的 Lm、Lr、Cr 和 Re 从零到无穷大的频率扫描期间，根据等式 (18) 或 (23) 获得 Mg 最大值时的频率。
从图 3 可以看出，推荐的工作区域 a1 到 a4 位于电感区域； 所以设计实例应该实现ZVS。 虽然这是真的，但值得指出的是，该建议只是确保 ZVS 的必要条件。 转换器还必须有足够的感应能量才能使用 ZVS 运行。
二、如何确保有足够能量
图6 为 ZVS 获得足够的感应能量
要为 ZVS 实现足够的感应能量，有必要了解如何在感应区域实现 ZVS。图 6 可用于描述 ZVS 机制。在 t1 和 t2 (tdead) 之间的死区时间间隔内，谐振电路的电流 (Ir) 等于磁化电流 (Im)。 Im 本质上是正弦的。在 tdead 中，Im 在 Q2 的体二极管开始导通之前循环通过 Q1 和 Q2 的电容 (Cds)。在 tdead 中，与 Im 相关的磁场能量转换为两个电容的电场能量；即，它在 Q2 的体二极管导通之前为 Q1 的 Cds 充电并为 Q2 的 Cds 放电。 Cr 比 Cds × 2 大得多，因此可以忽略 Cr 的任何能量转换效应。然后可以导出 tdead 中的等效电路，如图 6b 所示。使用 Ceq 是因为除 Cds × 2 之外还存在寄生电容。 因此，为了在 tdead 内开启 Q2 的体二极管，必须满足等式 (32a) 和 (32b) 中的条件：
三、为啥要避免容性区域
如前所述，在电容区无法实现 ZVS； 并且，如果没有它，开关损耗会变高，并且会失去使用 LLC 转换器的效率优势。 如果允许在容性区域中运行，则会出现几个其他问题：
• 该区域在初级侧产生硬开关，因为 ZVS 丢失。
• 由于硬开关和容性电流，初级侧 MOSFET 的体二极管存在反向恢复损耗，这些二极管通常属于反向恢复缓慢的类型。 缓慢的反向恢复可能会导致两个初级 MOSFET 发生严重的直通，从而导致高电流并导致 MOSFET 发生故障。
• 即使可以选择 MOSFET 来承受由反向恢复的功率耗散引起的直通电流，但仍然存在高电流尖峰，从而导致高 EMI 噪声。
• 频率关系相反，反馈控制可能会变成正馈。