大家好，我是硬件微讲堂。这是在电子星球的第19篇原创文章。为避免错过干货内容，一定记得点赞、收藏、分享哟。加微信hardware_lecture进群沟通交流。

前段时间，有小伙伴多次提到晶体匹配电容的相关问题。看来大家对这方面疑惑比较大，今天就和大家聊聊这块内容。

1、一道面试题

照例，先抛出来一道面试题：“晶体在使用过程中需要注意哪些点？”。

这个问题是个开放性问题，只说了晶体的使用过程，但没有特别明确是哪个环节，那可以切入的点就比较多，非常考验被面试者的硬件基本功。

2、晶体与晶振区别

要回答上面的问题，首先得搞清楚面试官问的对象是啥。如下面截图，小伙伴问：为什么晶振的两个引脚波形会不一样？并放了两个波形。这说明这位小伙伴对晶体晶振分不清楚。

面试官问的是晶体，如果你对晶振一通解释，结果可想而知：回答的越多，暴露的弱点越多。

其实，晶体与晶振的区别非常明显。

①晶体，一般指无源晶体，英文：Crystal，需要接两颗匹配电容才可起振，无需额外供电源；晶体的另外两个引脚是GND；

②晶振，一般指有源晶振，英文：Oscillctor，直接供电就会有时钟信号输出，无需专门的匹配电容。晶振只有一个输出端口OUT，另外三个引脚一般是VDD/OE/GND。

如上图所示，晶体和晶振的引脚定义与分布也有非常明显的区别。所以，上面小伙伴讲晶振的两个引脚输出波形不一样，是不对的。这个应该是无源晶体。

上一小节明确了晶体与晶振的区别。现在说说晶体的工作原理。

你可能以为我要讲皮尔斯电路、反馈、闭环增益、限流电阻等等这些百度上一搜一堆的知识点。其实，这些内容网上都有标准的解释，我再转述一遍没什么意思，也不符合我的调性。再者，纯理论的东西，我不确定对屏幕前的你是否有实际帮助。

所以，我觉得把这“晶体的工作原理”当做课后作业，留给小伙伴自行检索学习。我们来聊聊更实用的东西。

要了解晶体实用过程中的注意事项，肯定是绕不过晶体的关键参数。不晓得屏幕前面的你，是否真正研读过晶体的Datasheet。下面是TXC某晶体的规格书截图。

来来来，咱们一起捋一捋。

①Frequency Range：频率范围，就是晶体的工作频率。

②Frequency Tolerance(at 25℃)：环温25度时的频率容差，其实就是频偏范围，单位一般是ppm；

③Frequency Stability Over Temperature：频率温度稳定性，指的是晶振的输出频率随温度变化的偏移量；

④Operating Temperature Range：工作温度范围；

⑤Shunt Capacitance(C0)：静态电容；

⑥Drive Level：激励功率；

⑦Load Capacitance：负载电容；

⑧Aging(at 25℃)：老化率，随着使用年限增加，频率偏移量也随之增加；

⑨Storage Temperature Range：存储温度范围；

⑩ESR：等效电阻，也是谐振频率处的电阻；

上面规格书给出了该晶体的10个参数，不晓得你对这10个参数有没有疑问。

我先抛砖引玉提几个问题：

Q1：为什么上面规格书给的是频率范围，晶体工作频率不应该是具体的频率么？

A1：因为这是一个系列的规格书简介，所以频率给的是整个系列的工作范围。如涉及具体某一颗晶体，这里第一个参数应该是Nominal Frequency；

Q2：Frequency Tolerance 频偏是如何计算出来的？

A2：好问题！频偏实际是一个比值，是相对标称频率的偏差量与标称频率的比值，单位ppm；

Q3：Load Capacitance负载电容CL干什么使的？

A3：负载电容是并联在晶体引脚两端的外部电路的等效电容总和。这个负载电容用于计算晶体需要端接的匹配电容。只有匹配电容合适，才能保证晶体的振荡频率在标称频率附近的误差范围内。如果实际的负载电容CL不符合晶体要求，那很可能会导致频偏严重或者不起振。

……

这里面隐藏的知识点还有很多。你肯定还有其他问题，欢迎在留言区写出你的疑问。

怎么样？一个简短的问题，给出的回答可浅可深。我的助攻只能到这里，能否晋升到陆地神仙境，一剑开天门，就看你的造化了！

关注“硬件微讲堂”，硬件路上不慌张！