电路设计的核心内容是降低电路的工作频率，降低电路的回路面积，限制进入电缆的共模电流，具体方法如下：
（1）时钟频率尽量低。不要使用超过需要的较高的时钟频率，这对于控制整体的电磁兼容辐射十分重要。
（2）限制时钟信号的上升沿/下降沿。这对于减小高频成分十分重要，一般在时钟电路的输出端安装铁氧体磁珠就可以使脉冲信号的上升沿/下降沿变缓，具体使用什么阻抗的磁珠，需要根据时钟信号的频率和要求来确定。
（3）多个时钟时，避免他们的主频和谐波频率重合起来。干扰发射测试中限制的是骚扰信号的幅度，而不是限制骚扰信号的频率点。因此，多个时钟的频率重叠起来，会增加某个频率点上的发射强度，导致测试失败。
（4）尽量使用大规模集成电路。大规模集成电路的尺寸远小于线路板，这意味着其信号电流的回路面积远小于线路板上信号电流回路面积，由于电磁辐射强度与电流的回路面积成正比。因此，对于降低电磁辐射效果明显。当然，这也有利于提高对空间干扰的抵抗能力。
（5）可能时，使用扩谱时钟。电路中的主要骚扰源是时钟信号，因为时钟信号是周期性信号，它的频谱能量十分集中，扩谱时钟电路将频谱的能量扩散开，使其幅度降低，容易通过骚扰发射试验。
（6）满足功能的前提下，尽量使用较低速的数字芯片。较低速的电路不仅产生较少的电磁骚扰，而且对外部骚扰的抵抗力也较高，瞬态的干扰可能不会对其产生影响。
（7）所有I/O端口安装适当的滤波电路。这不仅对于辐射骚扰发射有利，而且对抗扰度测试有利。
（8）完善的电源退耦电路。特别是高速数字电路的场合，以及数字电路与模拟电路共用电源的场合。
产品问题的发生也是跟我们产品设计可靠性相关联的
更多的电子产品电路可靠性设计系列，会逐渐为大家解开这些设计方面的坑，让电子设计工程师少走弯路，敬请关注！