ER28  100K下一次不要那么多匝,MOS用600V就好.改了效率就上去了.

我也是先通过这些积累,才做的设计.

考虑3320Ton,Tf,Tstg短,我想可以把频率提高到单管35K而开关损耗应该增加甚微,这样一次绕组可以减少,同时二次5V、12V我想可以改为2TS、5TS而不是之前的3:7,高输出下铜损肯定能大幅下降.同时输出电感匝数也可以下降,而铁损的增加相对铜损的降低应该小不少.不知对么?谢谢一直指导.

我现在疑惑的是,加APFC后效率上80那么我现在无APFC效率应该到83、84以上才是了,具体情况前面说过了,还请赐教

太谢谢您的指教了.我们这变压器用的ERL39,46:7:3,12V绕组直接叠在5V上,5V用铜箔,12V用0.8*3根.单开关管频率只有26K,本来无APFC,此时效率81%上下.APFC是加了个小板子,用的ICE1PS01做的,CS106060,450uH,整机输出350W而已.再请问下,用6562效率高是否DCM感量低,绕组少而铜损小呢?

C3320Vceo富士通的规格书上是400V,500V的是Vcbo,当然贵司这么多年用了没事那就没事了.隔直电容接在大电解串联点和变压器之间和开关管电压有关系吗?烦请赐教下.我们以前也在半桥上加APFC,但是电压只定在350V而已,示波器测试看开关管Vce的电压的确是VCC.贵司PFC电感用什么磁芯?大功率用DCM总是没有CCM来的好的,DCM的ΔI大所以ΔB也大,磁芯发热当然比CCM大了,再则大的ΔI要求用多股编织线来降低铜损,CCM则用单根漆包线就可以,而且EMC肯定要难过很多.没问题不等于是最合适的吧?

尖峰很多是干扰,你只要看中间主要部分就好了.还有你可以把示波器探头的地线绕探头几圈应该干扰能降低些.对于PC电源由于5V、12V共用输出电感,而匝比是7:3还高一点点,所以5V感量往往太少而使5V纹波高,可以加一两匝看看,当然这样的话12V也要相应加多匝数.

就是这样的,所以用1U就可以了.还有并联的二极管一个两个都可以.

变压器烧了太稀有了.其他元件吧.

刚入门先去做测试,验证的工作.现在就设计,根本不知道从哪里下手的.