你在110VAC时，的效率是多少，另外，你所处的老化环境温度是多少，如果是以40度的环温，所选的MOS明显是危险的，从MOS的规格中，TO-220的包装是147W，这是指在25度时，以你的输出规格20V*4.5A=90W,以效率80%而言，输入至少需要112.5W*1.3=146.25W明显的147W>146.25W，初步判定是可以的，之后再看耐电流方面以输入220VAC时，146.25/220*1.414-20v=约0.51A,在MOS规格中以125度时，耐电流为2.6A左右，以耐电流为0.51*3=1.353A，看情形是可以的，以输入110VAC时，146.25/110*1.414-20V=约1.1A，在MOS规格中以125度时，耐电流为2.6A左右，以耐电流为1.1*3=3.3A，明显是超过了，所以你需要以零件规格中，去寻找老化环境时，所需要的规格取3倍差是以安全考量，当然可以2倍取，但是，必须散热效果好才行，例如加装风扇是可以考量的取2倍另外，你可以试着做以下试验看是否所说正确以输入140VAC时，146.25/140*1.414-20v=约0.83A，在MOS规格中以125度时，耐电流为2.6A左右，以耐电流为0.83*3=2.49所以输入电压大于140VAC时，应该是不会炸机，也可以用电流勾表看突波电流多少，就可以验证如上说明 或是量则MOS的表面温度来重复验证另外，我相信你们研发一定是经过了110V老化实验后才开始试产的，但是，要确认是否研发过程中的零件就是生产的零件，另外，就是研发过程中有经过高温环境吗，如40度测试或以上温度，我猜想你们研发或许是在以常温时，110V老化测试，这时或许是没问题的，但是在试量产时，由于整体环境上的温度，问题就会显现了(里面所选的乘值，我是以考量安全数值计算的，可以依当时的环境去选用自已认为适当的安全值，并不一定得照这些参数值计数)

用4个场管整流，输入DC12V，输出电压约为11.6V/1.45A时，匝数比6:10:10LP:22uH效率约为47%,8:10:10LP:30uH效率约为52%mos突波约117vpk-pk哪位高手可以再帮忙看看

目前将桥堆短路跨接后，在输入DC12V时效率提升到69%，但是，由于线路要求是双电源输入DC/AC，不知道要如何在双电源输入下，效率有办法维持较高的情形另外，斜坡补偿方面请问可以贴出给相关资料吗

 

变压器8:10:10，并且将突波电容降为680p或是取消，Lp约为23uH,目前11V效率约为43%，12V时约为43%,13V时约为45%哪位高手可以帮忙看看小弟不甚感激!

同样效率差，由于突波满载MOS耐压超过100V，手中刚好没有耐压150V或200V的，所以之前MOS100V时，我就以负载360mA左右，在DC11V时效率同样低于45%

之前是使用耐压100V的MOS，但是在低压时，突波会超过MOS耐压到105V以上，所以才会先拿600V来顶用，等确认后，就会改成耐压200V应该与目前的效率低无关

我之前有绕过6:8:8或8:8:8或8:11:11,LP:20uH或30uH或60H，这些在输入DC13V,12V,11V,效率都约在50%,47%,42%,改变不大不知道8:10:10的LP感值是多少，并且绕线使用了0.5mm*3C:0.5mm*2C:0.25mm*1C，线绕够吗另外斜坡补偿电容要放大约多少，及那个位置

[图片] 

反激式架构