六层板规则：
走线WIDTH/SPACE 为0.1mm/0.1mm
Copper与Trace、Via、Pad、Board Line等的距离应大于0.2mm以上
同一NET上的两个VIA的距离为0，不允许出现外环重叠的情况，最坏情况为边缘相切。
过孔的类型有1-2、2-5、5-6、1-6四种，其中1-2、5-6的标准为0.3/0.1mm，2-5的为0.5/0.25mm，1-6的VIA根据需要确定，一般为0.6/0.3mm，根据板厂的能力设置。如下一板厂的制程能力：
C 布线前仿真(布局评估，待扩充)
D 布线
布线优先次序
关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始Layout：RF设计
l 同样性质的线尽量压缩
l 保持差分线走线平等且等长
l 保持时钟信号线的尽量短且其上下左右都要有地包围。如果不能做到良好的地包围，请遵循 3W 原则且在其周围放置足够多的接地孔
l 保证输入输出走线之间的良好隔离
l 不同性质的线之间尽量用GND+VIA隔开;
l 保证信号回路的相对独立;
l 保证地的完整性，每个GND PIN需要可靠连接到主GND平面(L4);
l 敏感线的包GND和隔离处理;
l EMI/ESD考虑;
l 可靠的接地，PA电流可靠的回流路径;
l 充足的GND VIA，特别是PA和switchplexer下面;
l 注意阻抗控制线,铺GND时用0.3mm clearance;
l 避免PA的输入和输出之间，开关的输入和输出之间的耦合;
l Transceiver下面在表层不要有线;
l 为减小寄生电容，挖GND处理：天线的PAD下面全部挖空，表层RF线和PAD下面，以L4为参考GND;
l Vramp/AFC/IQ线/clk线避免被其他信号干扰或干扰别人;
Transceiver 布线指南：
1) 保持RF 信号走线与附近的过孔之间有足够空间隔离，这个距离应当至少为RF 信号线宽的两倍。所有 RF traces 都应当尽可能地短且直。
2) 诸如LNA 与IQ 信号线这类的差分信号线从IC 端到匹配元件的接头的走线应当平行且等长。DCS 及PCS频段的LNA 输入走线尤其要做到这点。
3) 所有接地引脚应当直接接到良好定义的主地平面，小容值旁路电容必须尽可能靠近电源引脚端摆放。
4) IC 下面的地焊盘应该填充尽可能多的地过孔。如图2.1 所示
5) 不要在靠近LNA 输入端的地方放置、交叉任何信号线或开关的输出走线。(包括在LNA 的走线的邻层)
6) 环路滤波器的元件和走线必须远离噪声信号。任何走线都不得靠近他们。另外，环路的地过孔须紧密排放一起。要使环路滤波器的环形区域尽量小的。
7) 如果邻层之间的走线重叠不可避免，那就让它们尽量地彼此正交走线。
8) 不要让VCC 走线形成一个闭环回路。为了避免级间耦合，电源走线可选择总线或者星形结构的布局。
9) 地过孔之间的距离要小于可能潜在的最高工作频率的信号或者潜在干扰信号的波长的1/20, 避免使用射频性能不好的用于散热的地孔。
10) 除非给RF 走线用的板层介质厚度超过10 mils ，否则不要在LNA 的匹配输入端的下面有什么任何走线。
11) 给LNA 输入端走线用的层厚至少要10mils。
12) 不要把在顶层上的屏蔽罩接地走线连接到RF 模块的地上。
13) 在pin1~pin14 与 pin43~pin56 之间的拐角处放置适当的地过孔。
14) 建议13/26MHz TCVCXO 离MT6129 远一点，不要在TCVCXO 下面有任何的走线。
15) Creg2 的接地需要从用顶层到Layer2 单孔连接。不要在transceiver 模组隔间里铺多边形的地，以防止有不确定的电流流经Creg2 的地。
一些其它重要的射频相关走线：
26MHz TCVCXO VAFC :
非常敏感的信号，一定要严格保护。保证基带IC 的AVDD 足够“干净”，否则可能会引入Frequency Error 问题。
PA 的散热过孔
在PA IC 下面的接地焊盘上，一定留有足够多的散热过孔及足够大的敷铜空间 ，否则很有可能会引起功率下掉的现象。
TX 与 RX 之间的隔离
要特别注意RX 与 TX 走线之间有足够大的距离，尤其是在高频段; 最好保持PA 有良好的独立的屏蔽 ;否则很有可能会降低接收灵敏度及在低功率等级时引起 PvT fail。
Layout：天线设计
这里简单比较一下两种主流PIFA皮法和MONOPOLE单极天线，以及分别适用的机型结构：
有效面积mm2 距主板mm 天线投影下方 天线馈源 天线体积 电性能 SAR
皮法 600 7 有地 2 大 很好 低
单极 350 4 无地 1 小 好 稍高
折叠机 滑盖机 旋盖机 直板机 超薄折叠机 超薄直板机
皮法 适用 适用 适用 适用 不适用 不适用
单极 不适用 不适用 不适用 适用 适用定制 适用
单极 皮法(蓝牙部分)
Layout: BB处理
l 模拟部分外围走线要紧凑，避免交叉和干扰(特别注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO);
l 保证模拟部分有一个相对干净的GND(L2或L3);
l 不同模拟GND要单点接地处理;避免数字部分的线对模拟的干扰;
l 尽量压缩从BB先到MCP.再到其他总线设备;
Layout: VBAT处理
l 星型走线：不同的分支到PA，到BBchip ，到Audio PA等;
l 滤波电容靠近芯片Pin摆放，电源走线先走到滤波电容，再走到芯片Pin脚
l 针对不同电源在电源层进行了分割，走线就近回流通路
l 根据流经的电流大小来控制不同分支的宽度和打孔数量，Power 換層請多打via
l VBAT线需要避开其他线，特别是audio线;高频时钟信号、RF信号等易感信号、数据BUS
l BB内部的LDO分别给，digital, analog供电，相应的电源也要用不同分支来供电，中间串BEAD接到VBAT。
Layout:电池电路
l 充电电路远离RF、Audio以及其它敏感电路
l 充电电路元器件紧凑布局，以尽量缩短模拟信号的走线
l Vbat和VCHG上的Bypass电容靠近pin脚摆放
l 考虑电流降额，充电电流流过的路径(比如VCHG/ISENSE/三极管集电极/三极管发射极/Vbat)用粗线走线(500mA至少20mil)
l 散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上, 并且在发热单元周围表面铺地以散热.
Layout: audio处理
l Audio的线(特别是MIC的线)一定要同其他的线充分隔离，保证上下层都是比较完整的GND，整个用GND包起来;
l audio PA的输出功率较大，注意线宽;减少PA在最大发射功率时由电源引起的217HZ的音频噪音
l 基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1的走线是否足够短、足够宽
l speaker的滤波电容靠近芯片、连接器和SPEAKER的地方分别放置
l 保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰，具体做法是中间层走线，上下两层都是地平面，信号线两侧有伴随地，且信号线两侧打上足够多的接地孔。
l 尽量避免其它信号(power,digital, analog,RF等)对与音频信号的干扰。禁止出现其它信号与音频信号平行走线，避免交叉。尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射的信号。如果无法避免，需要在该信号线上加27PF滤波。
l 布线应避开Vbias,Vbias 受到干扰以后会引起上行噪音。
l 滤波电路的输入输出级相互隔离，不能有耦合。
l 注意Audio AGND布线，Audio AGND受到干扰以后会引起上行噪音。同时注意AGND是否影响到GND
l 上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路，避免由于音频电路受到干扰而引起上、下行白噪音。
Layout: Bluetooth
l Bluetooth Antenna 擺在PCB四個角為最佳(圖23.1)
l Bluetooth Antenna 全層挖空(圖23.2)
l Bluetooth rule
§ Bypass cap close to power pin
§ Crystal L1 挖空
§ 訊号線與電源線上下層勿平行
§ 26MHz trace 需包地
§ Bluetooth 的RF-in/out 為50ohm trace 及差分信號
Layout:FM
l FM chip close to earphone jack
l RF signal pins 8/9 遠離高速的數位device或干擾源
l 26MHz跟loop filter，兩者之間最好是分開一點並在中間打ground via。
Layout: ESD考虑
l 让元器件离板边保持一定的距离，在板邊放至40mil 的粿銅(圖26.1)
l Trace 儘量勿曝露在Top/Bottom Side
l 會曝露在外的CONN pin 腳放置Spark (圖26.2)
l 利用TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead元件保護(圖26.3)
l 全層ground area 以via 穿孔互連
l 敏感线(reset，PBINT)走板内层和不要太靠近板边;
l ESD电路布线，走线先到ESD管脚(减小走线电感的影响)，ESD接地线短粗，尽量直接到地平面。如下图：
Layout: EMC考虑
l 尽量把高速信号线(13M时钟线等)，电源线等易产生辐射和干扰的线走在板中间层，用地平面隔开和保护;对于音频、RST、RF-RAMP信号等敏感信号，容易被干扰而影响性能尽量用地隔开和保护;
l 解耦电容必须尽量靠近相应的器件，走线先到电容，来保证解耦的有效性;RF、digital、audio电路之间注意隔离和保护;
l 尽量把线走到板内层，把器件放在屏蔽罩内，避免不必要的辐射;
l FPC数据总线需要滤波(RC)，以免影响天线口灵敏度(外置天线更明显，FPC离天线更近)，电容尽量要靠近connector;FPC需要充分屏蔽。
l 板边露铜，宽度约0.8～1mm
Layout: CLK信号考虑
l 时钟信号线(CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK线等)尽量走在内层，要做到上下左右包地;
13M CLK OUT
l 对这些信号的2-7的过孔要注意L层为地。
l 敏感线(reset，PBINT)走板内层和必要太靠近板边
l 时钟信号等周期性快速变化的信号尽量不要与其它信号线同层或隔层平行走线
l 晶振类器件不要放置在板边，不要靠近接插件，晶振类器件下面尽量不要有走线
l 时钟信号要充分隔离，防止耦合到其他线上(电源线或其他信号线)，间接辐射，导致天线口灵敏度下降，甚至导致radiated spurious 测试fail。
Layout: LCM、CAMERA、RTC、KEY、SIM结构等考虑
l 给Camera供电的LDO是否就近Camera放置;
l Hall器件的位置是否恰当;
l 为生产留足够的定位孔，并保证与器件间距没有干涉
l RTC电路远离RF、Audio以及其它敏感电路
l RTC电路元器件布局紧凑，尽量缩短晶体的走线
l 晶体的垫整电容靠近pin脚摆放
l RTC电路的相关走线尽量在同一层，避免走内层和过孔
l RTC电路最好能环地，减少干扰
l SIM所有走线必须屏蔽RF干扰
l SIM卡各管脚接的sparkle不能被SIM卡压住，否则容易导致短路
自动布线
1. 在布线质量满足设计要求的情况下，可使用自动布线器以提高工作效率，在自动布线前应完成以下准备工作：
2. 自动布线控制文件(do file) ,为了更好地控制布线质量，一般在运行前要详细定义布线规则，这些规则可以在软件的图形界面内进行定义，但软件提供了更好的控制方法，即针对设计情况，写出自动布线控制文件(do file),软件在该文件控制下运行。
3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。
4. 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。
5. 有阻抗控制要求的网络应布置在阻抗控制层上。
6. 进行PCB设计时应该遵循的规则 (见课程“手机EMC和ESD培训”)
E 后仿真及设计优化(待补充)
F 工艺设计要求 (见课程“手机PCB的HDI工艺性及生产可测性培训”)
第三节：设计评审
l 评审流程 设计完成后，根据需要可以由PCB设计者或产品硬件开发人员提出PCB设计质量的评审，其工作流程和评审方法参见《PCB设计评审规范》。
l 自检项目
如果不需要组织评审组进行设计评审，可自行检查以下项目。
1. 检查高频、高速、时钟及其他脆弱信号线，是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区
2. 检查晶体、电源模块下面是否有信号线穿过，应尽量避免在其下穿线，特别是晶体下面应尽量铺设接地的铜皮。
3. 检查定位孔、定位件是否与结构图一致，ICT定位孔、SMT定位光标是否加上并符合工艺要求。
4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则，并且无丝印覆盖焊盘;检查丝印的版本号是否符合版本升级规范，并标识出。
5. 报告布线完成情况是否百分之百;是否有线头;是否有孤立的铜皮。
6. 检查电源、地的分割正确;单点共地已作处理;
7. 检查各层光绘选项正确，标注和光绘名正确;需拼板的只需钻孔层的图纸标注。
8. 输出光绘文件，用CAM350检查、确认光绘正确生成。
9. 按规定填写PCB设计(归档)自检表，连同设计文件一起提交给工艺设计人员进行工艺审查。
10. 对工艺审查中发现的问题，积极改进，确保单板的可加工性、可生产性和可测试性。
