正激拓扑输出，降低输出电感感量来提升效率，牺牲了低压段的环路，靠什么来弥补？

在低压段调试基本无变化，5A以下保证环路稳定是我调的最高的了。

这是一个方向，你首先要确认是否有次谐波振荡？有明显的大小波？

如果有环路分析仪，最好去测一下。裕量是否是满足的？

产品是由其他型号产品改的，占空比本来就偏小，高压段的占空比更小了，温度测试发现 热点就在原边开关管上，RDSON我改不了，测试发现，损耗主要在开通损耗上面，芯片用的LM5026 驱动能力较弱，就想提高下，MOS管开通时候的上升斜率，减小了输出电感，即增大了ΔI，间接减小MOS管的开通损耗就增加了效率。